CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - C0

搜索资源列表

  1. dsfs

    0下载:
  2. 扫描信号从C3 ~C0送入,信号依序为1000 ->0100 ->0010 -> 0001->1000 循环,当扫描信号为1000时,则扫描第0行中的四个按键. 扫描信号为0100时,则扫描第1行中的四个按键, 以此类推.如果有按键被按下,则R3~R0的输出信号中会有一个为1,但我们还是是无法确定哪一个键被按下,必須要从R3 ~R0 的输出信号与C3~C0的-scan signal from C0 to C3 into the signal in order of 100
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:110.23kb
    • 提供者:杨要强
  1. 单片机坐标定时器实验

    0下载:
  2. http://www.edacn.net/cgi-bin/forums.cgi?forum=7&topic=9127下,则R3~R0的输出信号中会有一个为1,但我们还是是无法确定哪一个键被按下,必須要从R3 ~R0 的输出信号与C3~C0的扫描信号共同決定那个按键被按下. 编写VHDL的构思: 外部接口包括: a. INPUT脚 : CLK , R3~R0. b. OUTPUT脚 : C3~C0 , DATA3~DATA0(辨别出的按键值). -7topic http://ww
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.49mb
    • 提供者:杨要强
  1. AVR-6

    0下载:
  2. AVR单片机入门及C语言高效设计实践(六) ATMEAG16L的定时/计数器 ATMEAG16L有两个8位定时/计数器(T/C0、T,C2)和一个16位定时/计数器T/C1)。每一个计数器都支持PWM(脉冲宽度调制)输出功能。PWM输出在电机控制、开关电源、信号发生等领域有着广泛的应用。[第一段]-AVR C language portal and efficient design practice (6) ATMEAG16L the timer / counter All ATMEAG16
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:177.15kb
    • 提供者:liming
  1. FL240_320TFT_LCD_AVR

    0下载:
  2. FL032-C0 240_320 TFT LCD的AVR驱动程序 开发AVR的LCD参考
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:123.36kb
    • 提供者:mike
  1. LCD

    0下载:
  2. 终于用AVR驱动起来这个型号是FL032-C0 控制芯片是ILI9320 的240*320 TFT LCD. AVR芯片用的是M32 当然这个屏最合适用ARM来驱动。16bit总线
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:4.58mb
    • 提供者:殷少翔
  1. alu

    0下载:
  2. 4bit ALU(运算逻辑单元)的设计 给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入,A和B分别是4位的数据输入,S0、S1、M分别为一位的功能选择输入信号;Cout是一位的进位输出,F是4为的运算结果输出。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.56kb
    • 提供者:chenyi
  1. emc_key

    0下载:
  2. 键盘扫描程序 台湾义隆EMC汇编,程序后缀DT C0-C3 R0-R5 4*6键扫-keyboard Scan Taiwan Elan EMC compilation procedures suffix DT C0-C3 R0-R5 4 * 6 keys sweep
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:1.06kb
    • 提供者:王小荣
  1. cla4

    0下载:
  2. verilog code 4-bit carry look-ahead adder output [3:0] s //summation output cout //carryout input [3:0] i1 //input1 input [3:0] i2 //input2 input c0 //前一級進位-verilog code4-bit carry look-ahead adderoutput [3:0] s// summationoutput cout// c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.34kb
    • 提供者:沙嗲
  1. cla16

    0下载:
  2. verilog code 16-bit carry look-ahead adder output [15:0] sum // 相加總和 output carryout // 進位 input [15:0] A_in // 輸入A input [15:0] B_in // 輸入B input carryin // 第一級進位 C0 -verilog code16-bit carry look-ahead adderoutput [15:0] sum// sum of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:2.19kb
    • 提供者:沙嗲
  1. demo_8_6

    0下载:
  2. 基于比较匹配输出的脉冲宽度调制PWM,利用ATMEGA16的T/C0匹配输出脚OC0上的PWM波通过RC积分电路,滤掉高频进行平滑后,得到模拟的正弦波信号.-Comparison based on matching the output of pulse width modulation PWM, using the ATMEGA16 match T/C0 on the output pin of the PWM wave OC0 through the RC integral circuit,
  3. 所属分类:SCM

    • 发布日期:2017-04-26
    • 文件大小:21.95kb
    • 提供者:zhangyifei
  1. ee

    0下载:
  2. 一个七段解码器模块,c2~c0是解码器的3个输入,当输入值不同时,输出不同的字符。如表中所示,当输入值为100~111时,输出空格,即数码管全暗。七段数码管的不同段位用数字0~6表示,注意七段数码管是共阳极的,即各管段输入低电平时,数码管亮;否则数码管暗。 -A seven-segment decoder module, c2 ~ c0 is a 3 input decoder, when the input value is not the same time, the output of d
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:2.05kb
    • 提供者:潘小丽
  1. 71175-C0

    0下载:
  2. atmel AVR touch key Library files
  3. 所属分类:SCM

    • 发布日期:2017-05-06
    • 文件大小:1.08mb
    • 提供者:zr
  1. 2Timer2PWM2Motor2010-2-25

    0下载:
  2. 用ATMEGA16内置的T/C0 TC1 T/C2定时计数器产生三个PWM,其中T0 T2分别控制电机L和电机R.自己编写的程序,成功实现,适合初期机器人开发,源代码含详细说明。 -ATMEGA16 using the built-in timer counter T/C0 TC1 T/C2 produce three PWM, which T0 T2, respectively, motor control and motor R. L
  3. 所属分类:SCM

    • 发布日期:2017-04-03
    • 文件大小:32.99kb
    • 提供者:孙小美
  1. 6Servo

    1下载:
  2. 用ATMEGA16内置的T/C0 在PA0-5引脚上产生不同的脉冲,同时控制6个舵机.自己编写的程序,成功实现,适合初期机器人开发,源代码含详细说明。-ATMEGA16 built T/C0 with the PA0-5 pins have different pulse at the same time control 6 servos write their own programs, successfully, for early robot development, source cod
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:138.07kb
    • 提供者:孙小美
  1. atmel128---T-C0

    0下载:
  2. ATMEL128简单程序 经过测试,很简单输出程序-ATMEL128 simple procedure has been tested, the output process is very simple
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:10.95kb
    • 提供者:wangqin
  1. jf

    0下载:
  2. verilog编写的alu模块4bit ALU(运算逻辑单元)的设计 给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入,A和B分别是4位的数据输入,S0、S1、M分别为一位的功能选择输入信号;Cout是一位的进位输出,F是4为的运算结果输出-Verilog modules prepared by the ALU4bit ALU (arithmetic logic unit) design is given in the design of alu input and ou
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:839byte
    • 提供者:王川
  1. 14.TC0-PWM2

    0下载:
  2. avr ATmega16 单片机PWM实验TC0-PWM2AVR T/C0相位修正PWM模式范例-avr pwm ATmega16
  3. 所属分类:SCM

    • 发布日期:2017-04-24
    • 文件大小:16.53kb
    • 提供者:zmlceo
  1. fpxz

    0下载:
  2. 分频选择系统。inclk0端输入25MHz信号,通过altpll倍频为400MHz信号C0端输出,需求不一样自己改倍频器参数。分频器clkdiv用来二分频、四分频、八分频、十六分频,分别分频为200MHz、100MHz、50MHz、25MHz四种频率信号输入到选择器中。选择器的TCLK是外部输入信号,A[3..0]是四个独立按键,选择器是用按键的不同组合来从四个分频喜好和一个TCLK中选择一路输出。代码清晰易懂,不符合需求请自行扩展-Frequency selection system. the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:339.29kb
    • 提供者:lcl
  1. AVR8-TC0-Programming

    0下载:
  2. AVR8 C T/C0 Programming
  3. 所属分类:DSP program

    • 发布日期:2017-11-29
    • 文件大小:297.53kb
    • 提供者:周一峰
  1. mux4_with_en

    0下载:
  2. 带有使能端的4输入数据选择器,S0, S1, S2, C0, C1为输入,C1,C2为使能输入,P, Q, R, T为输出,c1c2=00时输出全为0,c1c2=01时输出全为1,c1c2=10时数据选择,c1c2=11时输出是c1c2=10时的反。-4 with Enable input data selector, S0, S1, S2, C0, C1 as input, C1, C2 an enable input, P, Q, R, T as an output, c1c2 = 00 a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:375.02kb
    • 提供者:li
« 12 »
搜珍网 www.dssz.com