搜索资源列表
数据结构c描述习题集答案
- 减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能，可以进行自增和自减计数，其计数周期为2^N（N为二进制位数）。 二、设计原理 输入/输出说明： d：异步置数数据输入； q：当前计数器数据输出； clock：时钟脉冲； count_en：计数器计数使能控制（1：计数/0：停止计数）； updown：计数器进行自加/自减运算控制（1：自加/0：自减）； load_d-a counter a reduction, design requirem
9200-emc-test
- AT91S_IPheader IpHeader; int status; AT91F_LowLevelInit(); AT91F_DBGU_Printk("\n\n\r-I- ======================================\n\r"); AT91F_DBGU_Printk("-I- AT91RM9200 EMAC Test\n\r"); AT91F_DBGU_Printk("-I- -----------------
Addr_Generator
- 其中start是开始信号，上升沿启动控制单元；CLK是工作时钟；CtrlAddr是读取控制字时的地址；CtrlData是读取的控制字；Reading是读信号；EOP是本次AD采样完成信号，只有当AD1和AD2均完成后EOP才为高；EN是允许信号，启动分频器、地址发生器；N是分频系数；Addr1和Addr2分别是AD1和AD2数据存储的起始地址；NUM1和NUM2分别是采样点数。 控制字分别表示分频系数为2，AD1起始地址为1，采样点数5，AD2起始地址为3，采样点数为4。 -Where
DSP-pwm-
- 为了产生一个PWM信号，DSP的定时器定时周期应该和PWM的周期相等。另外需要对DSP的EVA/EVB模块中的比较单元的比较寄存器设定数值，这样该数值一直与定时器的计数器值相比较，按照一定的比较方式，PWM即产生跳变。通过此种方式，DSP的PWM管脚就会产生一个宽度与比较寄存器数值成比例的脉冲信号。在定时器重复定时的过程中就产生了PWM信号。 使用DSP比较单元产生PWM波形不需要硬件连接图，只需对DPS的相关寄存器进行配置就可以在输出端得到相应的PWM波形，其具体操作过程如下：
简易信号发生器
- 基于ARM Cortex-M4F(TM4C123)单片机 【功能】启用定时器中断，从微控制器引脚输出占空比为x％， x kHz的方波。其中x为你的学号后2位，当后两位为00时，可使用学号倒数4-3位。 同时在液晶上按如下格式显示： ①简易信号发生器 ②定时器m,引脚n ③Fre=x,Duty=x ④你的姓名(Based on ARM Cortex-M4F (TM4C123) single chip microcomputer [functio