CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - FPGA-VHDL-DDS

搜索资源列表

  1. vhdl-dds

    0下载:
  2. fpga 控制dds 程序。希望对各位有用
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:85.7kb
    • 提供者:martin
  1. 基于FPGA的直接数字频率合成器(DDS)设计

    1下载:
  2. 基于FPGA的直接数字频率合成器(DDS)设计 (源程序),FPGA-based direct digital synthesizer (DDS) design (source code)
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-23
    • 文件大小:231.13kb
    • 提供者:jacky
  1. FPGA.rar

    0下载:
  2. FPGA,vhdl语言的学习资料; FPGA的简单设计 dds的设计,FPGA, vhdl language learning materials FPGA design of a simple design dds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2mb
    • 提供者:wade
  1. dds

    0下载:
  2. verilog 硬件语言实现DDS,使用ise11.1和modelsim se6.5仿真测试-verilog hardware language DDS, using the simulation test ise11.1 and modelsim se6.5
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.48mb
    • 提供者:linzi
  1. dds

    1下载:
  2. 基于FPGA的DDS设计,本程序采用verilog HDL语言编写,使用DDS+Pll倍频-The DDS-based FPGA design, the procedures used verilog HDL language, the use of DDS+ Pll frequency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-07-29
    • 文件大小:186.46kb
    • 提供者:赵一
  1. FPGA-DDS

    0下载:
  2. 在FPGA内,以查表方式实现频率直接合成器(DDS)功能。verilog源代码-In the FPGA in order to achieve the look-up table means the direct synthesizer frequency (DDS) feature. verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.89kb
    • 提供者:niuqs
  1. FPGA-VHDL-DDS

    0下载:
  2. 基于FPGA的DDS波形发生器--程序,如果需要产生输出不同的位数的波形,可以自行修改程序中的rom表中数据位数-FPGA-based waveform generator DDS- procedure, if the number of bits required to generate output of different waveforms in the program can modify data in the table the median rom
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.2mb
    • 提供者:许聪
  1. dds

    1下载:
  2. 基于VHDL+FPGA的DDS信号发生设计,已经通过调式-Based on VHDL+ FPGA design of the DDS signal has been through mode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:546.96kb
    • 提供者:陈阳
  1. FPGA_signal_general

    0下载:
  2. 摘 要:介绍了直接数字频率合成 (DDS) 技术的基本原理,给出了基于Altera公司FPGA器件的一个三相正弦信号发生器的设计方案,同时给出了其软件程序和仿真结果。仿真结果表明:该方法生成的三相正弦信号具有对称性好、波形失真小、频率精度高等优点,且输出频率可调。 关键词:直接数字频率合成;现场可编程门阵列;FPGA;三相正弦信号-Abstract: Direct Digital Synthesis (DDS) technology, the basic principles are giv
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:99.66kb
    • 提供者:赵文
  1. FPGADDS

    0下载:
  2. 基于FPGA的DDS信号发生器的简单实现。DDS(直接数字合成)是近年来迅速发展起来的一种新的频率合成方法。这种方法简单可靠、控制方便,且具有很高的频率分辨率和转换速度,非常适合快速跳频通信的要求。 -FPGA-based signal generator DDS simple to achieve. DDS (direct digital synthesis) is a rapidly in recent years developed a new method of frequency sy
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:9.67kb
    • 提供者:洪利平
  1. dds

    1下载:
  2. dds算法的fpga实现 altera 根据不同设置,输出不同频率的信号源-dds algorithm to achieve fpga set according to different altera, the output of the signal source at different frequencies
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.04mb
    • 提供者:liulei
  1. dds

    0下载:
  2. fpga利用dds原理,产生正弦波,简单实用,成本低-fpga using dds principle, have a sine wave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:557.9kb
    • 提供者:wangjian
  1. dds

    1下载:
  2. 如何利用FPGA产生DDS调频信号 很具体的-How to make use of DDS generated FM signal FPGA specific
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:739.49kb
    • 提供者:梁梁
  1. dds

    0下载:
  2. 基于fpga的函数发生器设计通过fpga实现正弦波输出-基于fpga的函数发生器
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:60.69kb
    • 提供者:江孝栋
  1. DDS

    1下载:
  2. 基于Verilog的dds设计,已经经过调试,可直接使用-Dds of Verilog-based design, has been testing can be used directly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.95mb
    • 提供者:郭帅
  1. dds

    0下载:
  2. dds 驱动 ad9851 fpga vhdl-ad9851 dds ad9851 fpga vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.47mb
    • 提供者:ZHANGLONG
  1. DDS

    0下载:
  2. 基于FPGA的DDS程序,可产生任意频率任意相位的波形-FPGA-based DDS program, can generate any frequency arbitrary waveform phase
  3. 所属分类:SCM

    • 发布日期:2017-05-12
    • 文件大小:2.83mb
    • 提供者:juan
  1. prog_dds

    0下载:
  2. FPGA VHDL DDS程序,采用FPGA实现1hz到100khz可调的dds程序,频率调节步长是变化的。-FPGA VHDL DDS program, using FPGA to achieve 1hz to 100khz adjustable dds procedures, the frequency adjustment step size is changing.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.18mb
    • 提供者:张鹏
  1. DDS-FPGA

    0下载:
  2. 基于FPGA的DDS资料!个人搜集的 可直接编译-FPGA-based DDS information!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6.06mb
    • 提供者:eva
  1. FPGA-VHDL-DDS

    0下载:
  2. 这是基于FPGA的直接数字频率合成器的程序,是VHDL语言-This is based on FPGA for direct digital frequency synthesizer program that is VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.2mb
    • 提供者:笙箫
« 12 3 4 »
搜珍网 www.dssz.com