CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - SHUZIZHONG

搜索资源列表

  1. data-shuzizhong

    0下载:
  2. 此文件是本人设计的一个多功能数字钟的详细资料,现供大家参考.-I designed a multi-function digital clock detailed information is available for your reference.
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:25.57kb
    • 提供者:
  1. shuzizhong

    0下载:
  2. 单片机应用
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:3.36kb
    • 提供者:denglu
  1. shuzizhong

    0下载:
  2. 基于at89s51单片机的数字钟程序 有闹钟秒表等功能
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:5.67kb
    • 提供者:licheng
  1. shuzizhong

    0下载:
  2. 电子数字钟的原理分析。有电路图。还含有c源程序
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:16.44kb
    • 提供者:郭小华
  1. shuzizhong

    0下载:
  2. 数字钟代码,用VHDL语言设计一个数字钟系统,该系统具有显示时、分、秒的功能,具有较时功能,具有整点报时功能。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.04kb
    • 提供者:SDFG
  1. shuzizhong-yejing

    0下载:
  2. 自己写的数字电子钟的代码(含液晶),用得到的,下来看看吧。
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:10.55kb
    • 提供者:张三
  1. shuzizhong

    0下载:
  2. 我上传的一些单片机的资料,数字钟的实验程序,希望对大家有帮助
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:945byte
    • 提供者:邹俊
  1. shuzizhong.rar

    0下载:
  2. 数字钟 液晶 ds1302 闹钟 秒表 生日提醒,stopwatch
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2017-04-01
    • 文件大小:73.41kb
    • 提供者:张春
  1. shuzizhong

    0下载:
  2. STC52芯片做的数字钟,8位共阳数码管,可设置闹铃,秒表等-clock
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:23.75kb
    • 提供者:汪洋
  1. shuzizhong

    0下载:
  2. Verilog写成的数字钟 可以在ISE或者quartus环境下运行仿真-Verilog digital clock can be written in the ISE environment or running simulation quartus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.97kb
    • 提供者:YangPeng
  1. shuzizhong

    0下载:
  2. 设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟,并具有定时与闹钟功能,能在设定的时间发出闹铃音,能非常方便地对小时、分钟和秒进行手动调节以校准时间,每逢整点,产生报时音报时。 实验平台: 1. 一台PC机; 2. MAX+PLUSII10.1。 Verilog HDL语言实现,还有完整的实验报告-The design of a can be hours, minutes, seconds time of 12 hours or 24 hours system, d
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:415.77kb
    • 提供者:盼盼
  1. shuzizhong

    0下载:
  2. 可预置数字钟,用VHDL语言编写,LED显示,普通数字钟表。-Digital clock can be preset using VHDL language, LED display, an ordinary digital watch.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.36mb
    • 提供者:pj
  1. shuzizhong

    0下载:
  2. (1. 开机时,显示12:00 的时间开始计时; (2. P0.0/AD0控制“秒”的调整,每按一次加1秒; (3. P0.1/AD1控制“分”的调整,每按一次加1分; (4. P0.2/AD2控制“时”的调整,每按一次加1个小时; -暂无
  3. 所属分类:SCM

    • 发布日期:2017-04-14
    • 文件大小:4.25kb
    • 提供者:高磊
  1. shuzizhong

    0下载:
  2. 大学VHDL实验数字钟源码,有的专业数字电路实验设计也有要求做的。-University of VHDL experimental digital clock source, and some professional digital circuit design has also requested to do so.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:515byte
    • 提供者:史善爽
  1. shuzizhong

    0下载:
  2. 简单的数字时钟,6位数码管显示时分秒可调表-Simple digital clock, six minutes and seconds digital display when the adjustable table
  3. 所属分类:SCM

    • 发布日期:2017-04-29
    • 文件大小:38.04kb
    • 提供者:吴绪杰
  1. shuzizhong

    0下载:
  2. 通过这个小产品的开发,熟悉Ptoteus及Keil软件的调试和仿真通过实验提高对单片机的认识。, -Through this small product development, and familiar with the Keil software Ptoteus debugging and simulation experiments to improve understanding of the SCM. ,
  3. 所属分类:SCM

    • 发布日期:2017-04-09
    • 文件大小:119.14kb
    • 提供者:杨三勇
  1. shuzizhong

    0下载:
  2. 基于fpga数字钟系统,可以显示时钟,以及报时功能-Fpga-based digital clock system can display the clock, as well as the time function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:1.97mb
    • 提供者:ghost
  1. shuzizhong

    0下载:
  2. 多功能数字钟,可调时间,可报时,可控制,可以按键显示-duo gongneng shuzizhong
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:160.68kb
    • 提供者:fanker
  1. shuzizhong

    0下载:
  2. 完成数字钟功能:在液晶1602上显示数字钟,实现加,减,定时功能-shuzizhong ,yejing ,1602
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1.16kb
    • 提供者:张红星
  1. shuzizhong

    0下载:
  2. (1)24小时计时显示(时分秒); (2)具有时间设置功能(时,分) ; (3)具有整点提示功能; (4)实现闹钟功能(定时,闹响);((1) 24 hour time display (time, minute, second); (2) have time setting function (time and minute); (3) it has the function of whole point. (4) realize the alarm clock function
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-23
    • 文件大小:4.15mb
    • 提供者:Goddd
« 12 3 4 5 6 »
搜珍网 www.dssz.com