CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - VHDL c

搜索资源列表

  1. Seg_HLD3Core(400)_(C)

    0下载:
  2. 这是非常好的vhdl例子,大家看看吧,希望与大家分享更多的好东西-It is a very good vhdl example, we look at it, and we hope to share more good things
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:234.48kb
    • 提供者:fanbo
  1. Mouse_HLD3Core(400)_(C)

    0下载:
  2. 这是非常好的vhdl例子,大家看看吧,希望与大家分享更多的好东西-It is a very good vhdl example, we look at it, and we hope to share more good things
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:547.22kb
    • 提供者:fanbo
  1. Music_HLD3Core(400)_(C)

    0下载:
  2. 这是非常好的vhdl例子,大家看看吧,希望与大家分享更多的好东西-It is a very good vhdl example, we look at it, and we hope to share more good things
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:581.34kb
    • 提供者:fanbo
  1. 三种16位整数运算器的ALU设计方法

    2下载:
  2. 三种16位整数运算器的ALU设计方法,调用库函数74181(4位ALU),组成串行16位运算器。(用74181的正逻辑) B.调用库函数74181和74182,组成提前进位16位运算器。(用74181的正逻辑) 注意:调74181库设计,加进位是“0”有效,减借位是“1”有效,所以最高位进位或借位标志寄存器要统一调整到高有效 C.用always @,case方式描述16位运算器。,Three 16-bit integer arithmetic logic unit of the ALU
  3. 所属分类:VHDL编程

    • 发布日期:2013-01-14
    • 文件大小:800byte
    • 提供者:yifang
  1. TMS320F2812读写外部RAM的C语言例程

    0下载:
  2. TMS320F2812读写外部RAM的C语言例程,TMS320F2812读写外部RAM的C语言例程,TMS320F2812 external RAM read and write the C language routines, TMS320F2812 external RAM read and write the C language routines
  3. 所属分类:DSP编程

    • 发布日期:2017-03-23
    • 文件大小:36.36kb
    • 提供者:王磊
  1. tAtan2Cordic.rar

    1下载:
  2. 是codic算法实现atan的C程序,包括定点和浮点程序,已经通过验证。,Atan is codic algorithm of C procedures, including fixed-point and floating-point procedures, has been validated.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-21
    • 文件大小:3.16kb
    • 提供者:张堃
  1. vga_display.rar

    0下载:
  2. VGA controller源码及显示汉字和ascii字符的c代码实例,已在DE2-70上实现,vga_controller source code and c code which can display chinese charactors and ASCII code on the VGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:297.31kb
    • 提供者:
  1. This VHDL code pertains to the DCO model

    0下载:
  2. code.doc C.1 DCO LEVEL 2 This VHDL code pertains to the DCO model descr iption in Section 6.5.5. The entity declaration of the level 2 DCO is between lines 18 and 39. The VHDL generics or elaboration-phase parameter constants are declared between
  3. 所属分类:VHDL编程

    • 发布日期:2012-09-11
    • 文件大小:66kb
    • 提供者:a1234567
  1. multiplier-accumulator(vhdl)

    1下载:
  2. 用VHDL语言描述和实现乘法累加器设计,4位的被乘数X和4位的乘数Y输入后,暂存在寄存器4位的寄存器A和B中,寄存器A和B的输出首先相乘,得到8位乘积,该乘积再与8位寄存器C的输出相加,相加结果保存在寄存器C中。寄存器C的输出也是系统输出Z。(原创,里面有乘法部分和累加部分可以单独提出来,很好用) -With the VHDL language to describe the design and realization of multiplier-accumulator, four of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:944.51kb
    • 提供者:jlz
  1. Elevator_controller

    0下载:
  2. 电梯控制器VHDL程序与仿真,程序注释详细,可读性强。-Elevator controller and simulation of VHDL program, the program notes in detail, strong readability.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:158.09kb
    • 提供者:
  1. FM1702

    2下载:
  2. 一份关于RFID读写器的设计资料,包括硬件电路的pcb,软件的c程序-A report on the RFID reader design data, including hardware circuits pcb, software c program
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-05-17
    • 文件大小:4.53mb
    • 提供者:小白
  1. dmx512

    0下载:
  2. DMX512接收程序C源代码,DMX512接收程序-C source code of the receiving program DMX512, DMX512 receiving program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:1.19kb
    • 提供者:itsemi
  1. programe

    0下载:
  2. 项目程序,vhdl+C语言 开关等时性测量,测量多子开关的延时时间-Project procedures, vhdl+ C language switch isochronism measured Multi-switch delay time
  3. 所属分类:SCM

    • 发布日期:2017-04-08
    • 文件大小:495.48kb
    • 提供者:xbr
  1. pwm-c

    0下载:
  2. 用VHDL编写的PWM控制程序,通过寄存器控制20余路PWM输出;qar是quartus的压缩包格式-VHDL prepared using PWM control procedures, through the registers to control more than 20 road PWM output qar is Quartus compressed packet format
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:117.41kb
    • 提供者:mu
  1. cordic

    0下载:
  2. cordic implementation in vhdl&c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:11.17kb
    • 提供者:sim
  1. CPU

    1下载:
  2. 实现简单CPU功能的源码,可以实现加减乘除和移位功能,VHDL代码,程序运行在MAX PULS和Quartua上。-The purpose of this project is to design and simulate a parallel output controller (POC) which acts an interface between system bus and printer. The Altera’s Maxplus Ⅱ EDA tool is recommended
  3. 所属分类:VHDL编程

    • 发布日期:2013-05-22
    • 文件大小:4.28mb
    • 提供者:灿烂六月
  1. LED

    0下载:
  2. 在ALTERA的DE 2 开发板上做的一个类似闪烁的彩灯,用了16个LEDR,可以直接下载到板子上运行,基于经典的开发平台Quartus II+SOPC Builder+Nios II IDE 做的,只要看了以后,你就会自己设计各种花样的彩灯闪烁的样子了.所用语言有多种,VHDL,C/C++等-DE 2 in the development of the ALTERA board to do a similar flickering lantern, with a 16 LEDR, can be
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-05-16
    • 文件大小:4.01mb
    • 提供者:liguoyin
  1. a_vhdl_can_controller

    0下载:
  2. Can use VHDL This source file may be used and distributed without //// --// restriction provided that this copyright statement is not //// --// removed from the file and that any derivative work contains //// --// the original copyright notice
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:29.72kb
    • 提供者:luong
  1. vhdl

    0下载:
  2. ldpc编码的vhdl的实现,一种802.13的方式-ldpc coding vhdl implementation, a 802.13 a way
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:5.56kb
    • 提供者:lq
  1. smg_IP

    0下载:
  2. 在DE 2开发板上,编写vhdl语言,建立8段数码管IP核,在nios ii中编写C语言程序,实现8段数码管数码有规律显示。(In the DE 2 development board, the preparation of VHDL language, the establishment of 8 sections of digital tube IP kernel, in Nios II written in C language program, to achieve the 8 sect
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:9.09mb
    • 提供者:nsl123asd
« 12 3 4 5 6 7 8 »
搜珍网 www.dssz.com