搜索资源列表
-
0下载：
带新网络同步协议１５８８的３２位处理器资料-With a new network synchronization protocol 1588 32-bit processor data
-
-
1下载：
高级链路层协议的实现，vhdl，fpga,- 8 bit parallel backend interface
- use external RX and TX clocks
- Start and end of frame pattern generation
- Start and end of frame pattern checking
- Idle pattern generation and detection (all ones)
- Idle pattern
-
-
1下载：
dpll的verilog代码，完成数字锁相。用于时钟对准，位同步。-dpll the verilog code to complete the digital phase-locked. Alignment for the clock, bit synchronization.
-
-
0下载：
实现数字锁相环的一篇论文，FPGA实现，用于位同步。-Paper digital PLL, FPGA implementation for bit synchronization.
-
-
2下载：
使用FPGA/CPLD设置语音AD、DA转换芯片AIC23，FPGA/CPLD系统时钟为24.576MHz
1、AIC系统时钟为12.288MHz，SPI时钟为6.144MHz
2、AIC处于主控模式
3、input bit length 16bit output bit length 16bit MSB first
4、帧同步在96KHz-The use of FPGA/CPLD set voice AD, DA conversion chip AIC23, FPGA/
-
-
1下载：
位同步例程源代码,FPGA应用领域，Verilog-Bit synchronization routines source code, FPGA applications, Verilog
-
-
0下载：
本文首先研究可4一DQPsK调制解调系统中调制部分的基本原理和各个模块的设计方案，重点研究成形滤波器和直接数字频率合成器 (DireetoigitalFrequeneySynihesis，简称DDS)，并针对各个关键模块算法进行matlab设计仿真，展示仿真结果。其次，研究调制解调系统解调部分的基本原理和各个模块的设计方案，重点研究差分解调，数字下变频和位同步算法，也针对其各个关键模块进行算法的Matlab设计仿真。然后用Matlab对整个系统进行理论仿真，得出结论。在此基础
上，采用超高速
-
-
0下载：
FPGA异步时序转同步时序模块 位宽（bit） -FPGA asynchronous transfer timing synchronization timing module Width (bit)
-
-
0下载：
嵌入式系统设计导论 —基于32位微处理器与实时操作系统
1、uC/OS-II概述
2、任务管理
3、中断和时间管理
4、任务之间的通信与同步
5、存储管理-Introduction to Embedded System Design- Based on 32-bit microprocessor and real-time operating system, 1, uC/OS-II Overview 2, 3, task management, interrupt and t
-
-
0下载：
介绍一种基于VHDL 语言的全数字锁相环实现方法， 并用这种方法在FPGA 中实现了全
数字锁相环，作为信号解调的位同步模块。-Introduction of a language based on VHDL implementations of DPLL, and this method is implemented in the FPGA digital phase locked loop, as the signal demodulation of bit synchronizatio
-
-
0下载：
用VHDL语言设计了一个含10条指令的RISC处理器。假定主存可以在一个始终周期内完成依次读写操作且和CPU同步，系统使用一个主存单元。处理器指令字长16位，包含8个通用寄存器，1个16位的指令寄存器和一个16位的程序记数器。处理器的地址总线宽度16位。数据总线宽度16位，取指和数据访问均在一跳蝻数据总线。处理器支持包含LDA，STA，MOV，MVI，ADD，SUB，AND，OR，JZ，JMP十条指令。其中仅有LDA和STA是访存指令。-VHDL language design with a R
-
-
0下载：
位同步信号提取，用verilog实现，经FPGA实验-Bit synchronization signal extraction, with verilog implementation
-
-
0下载：
基于FPGA的数字通信系统，主要包含编译码模块，位同步模块，基于nios的片上系统合成模块。-FPGA-based digital communications system, the main module contains the encoding and decoding, bit synchronization modules, chip-based system nios synthesis module.
-
-
1下载：
这是一个很好的仿真位同步，而且记录了输入的数据进行了转化，可以直接用于verilog里面的信号输入仿真-This is a good simulation of bit synchronization, and recorded data were entered into, which can be directly used for signal input verilog simulation
-
-
0下载：
在CAN总线中,位定时有一点小错误就会导致总线性能严重下降。虽然在许多情况下，位同步会修补由于位定时设置不当而产生的错误，但不能完全避免出错情况，并且在遇到两个或多个CAN节点同时发送的情况时，错误的采样点会使节点启动错误认可标志，使节点不能赢得总线上的任何活动。因此要分析、解决这样的错误就需要对CAN总线位定时中的位同步和CAN节点的工作过程有一个深入的了解。本文描述了CAN总线位同步的运行规则以及如何对位定时的参数进行设置。-In the CAN bus, there is a little
-
-
0下载：
Altem公司quartus
II 8．1开发环境下，完成了中频全数字解调器的FPGA实现，并对数
字下变频、载波同步、位同步等解调器的核心模块设计进行了详细的分析和说明，给出
了实现框图和仿真波形。同时在本设计中应用了Altera公司的NiosII软核处理器技术，
用于载波的大频偏校正和解调器各个部分的监测和控制。最后给出了QPSK中频全数字
解调器关键性能指标的测试方法和测试结果，测试结果表明本设计达到了预期的性能指
标要求。-The Algorithm is con
-
-
2下载：
使用Verilog编写的时间同步模块，解决位同步问题，ISE12.2下编译通过-Time synchronization module written in Verilog, bit synchronization issues under ISE12.2 compiled by
-
-
0下载：
BASYS2 board,FPGA，实现M12序列的生成并加在低频二进制信号上（输入信号），之后实现了位同步提取。-BASYS2 board, FPGA, to achieve M12 sequence generation and added to the low-frequency binary signal (input signal), and then to achieve the bit synchronization extraction.
-
-
0下载：
fpga开发的位同步处理模块，能够实现功能并实现良好的效果-fpga developed bit synchronization processing module to achieve the function and achieve good results
-
-
0下载：
位同步的VHDL实现，代码可综合。很好用！(Bit synchronization of the VHDL implementation, the code can be integrated. very useful!)
-
