搜索资源列表
multi_cpu
- 使用Verilog语言编写的多周期CPU,能实现CPU24条指令,-Using the Verilog language multi-cycle CPU, can achieve CPU24 instructions,
trafficlights
- 基于verilog的交通灯实现,红绿灯交替转换,在规定的时间内,可以人为控制!-Verilog implementation based on the traffic lights, traffic lights turn conversion, within a specified time, you can artificially control!
veriloghdl
- Verilog HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述,并可在相同描述中显式地进行时序建模。-Verilog HDL is a hardware descr iption language, used from the algorithm level, gate-level to switch level design of a variety of
Average
- 利用ISE软件编写的求平均数的verilog程序,可以用来求平均数,用来对信号幅度的平均值进行计算-ISE software written request using the average of the verilog program can be used to seek the average used to calculate the average amplitude of the signal
sdram
- 用verilog语言编程实现的SDRAM模块,可用于配置在FPGA中-Verilog language programming with the SDRAM module, can be used to configure the FPGA,
DATA
- 8位输出端口模块,可用于配置在FPGA中,verilog语言编程实现-8-bit output port modules can be used to configure the FPGA in, verilog language programming
MultiCLKCPU
- 本设计实现了多周期CPU的设计,运行环境是quatrus2;该多周期CPU可以处理22条32位指令(具体指令见源码,绝不坑人)。压缩包内含有源代码,程序模块表和实验报告以及详细的设计图,是学习verilog的好材料啊。-The Design and Implementation of a multi-cycle CPU design, operating environment is quatrus2 the multi-cycle CPU can handle 22 32 instructi
VGA_test50m
- 本代码功能为实现VGA显示功能,即实现在显示器上显示640*480彩条。 程序通过quartusII 8.1编译,使用verilog语言编写。 可在彬杰科技*BJTECH公司基于altera epm240的开发板上验证。 (开发板网址http://item.taobao.com/auction/item_detail-0db1-69fe7069aa3ba544abf783bc4427b377.htm) 有需要的朋友可以下载参考-The code functions to achi
IR
- 本代码功能为实现38/30KHZ红外线接收功能 程序通过quartusII 8.1编译,使用verilog语言编写。 可在彬杰科技*BJTECH公司基于altera epm240的开发板上验证。 (开发板网址http://item.taobao.com/auction/item_detail-0db1-69fe7069aa3ba544abf783bc4427b377.htm) 有需要的朋友可以下载参考-The code functions to achieve 38/30KHZ
ps2test
- 本代码功能为实现接收PS2键盘编码功能。 程序通过quartusII 8.1编译,使用verilog语言编写。 可在彬杰科技*BJTECH公司基于altera epm240的开发板上验证。 (开发板网址http://item.taobao.com/auction/item_detail-0db1-69fe7069aa3ba544abf783bc4427b377.htm) 有需要的朋友可以下载参考-The code functions to achieve the receiver
halfclk
- 本代码功能为实现输入时钟的1.5分频功能。 程序通过quartusII 8.1编译,使用verilog语言编写。 可在彬杰科技*BJTECH公司基于altera epm240的开发板上验证。 (开发板网址http://item.taobao.com/auction/item_detail-0db1-69fe7069aa3ba544abf783bc4427b377.htm) 有需要的朋友可以下载参考-The code functions as the input clock fre
clkdiv
- 占空比可调 分频系数 都可随意设定的分频器,语言为Verilog HDL-Duty cycle factor can be freely adjustable frequency divider set the language for the Verilog HDL
pulse
- 实现功能简述:verilog写的 本模块主要功能是产生一个确定时钟周期长度(最长为256个时钟周期)的脉冲信号,可以自己设定脉冲长度,输出的脉冲信号与时钟上升沿同步 脉冲宽度 = pulsewide + 1 时钟周期 输入一个启动信号后,可以产生一个固定时钟周期长度的脉冲信号,与启动信号的长短无关!脉冲宽度可调!-Functional Descr iption of the module to achieve the main function is to produce a
32bitshiftregister
- 32位带锁存移位寄存器,采用verilog HDL语言编写,可用于串并转换-32-bit shift register with latches, using verilog HDL language can be used for string and convert
div
- 利用Verilog实现定点数的除法,在此基础上可考虑实现定点数的除法-Using Verilog to achieve set division points, on this basis can be considered fixed points of the division to achieve
sdramc_controller
- sdram 控制器 用verilog语言实现 可综合-sdram controller can be integrated with the verilog language
317501408_4_MAC_Spec
- 这个是用verilog编写的IPCORE,很有价值,写的相当的不错可以给大家参考-This is written in verilog IPCORE, great value, good writing can give you considerable information
series_port
- 用verilog语言编写的串口收发程序,可以进行429总线数据与rs232口的通信。-With verilog program written in serial transceivers, can be 429 bus data and rs232 mouth communication.
LCD
- 使用verilog HDL编写的简单的LCD控制电路,能够显示简单的汉字。-Prepared using verilog HDL simple LCD control circuit that can display simple characters.
Ham_Code
- Hamming code is implemented by ASIC design method.-With verilog design way, we can check error control code with hamming code .