CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - clock gate

搜索资源列表

  1. HW3_P1

    0下载:
  2. Clock Controller There are often situations where one wishes to pass a predetermined number of clock pulses and then stop. The purpose of this problem is to design a controller in VHDL to gate a preset number of pulses form a free-running clock “CL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:175.79kb
    • 提供者:chris
  1. pinlvchengxu

    0下载:
  2. ATMEGA8单片机频率计程序。原理上采用32.768K外部晶振产生异步时钟信号 ,作为M8定时器2de时钟源,设定1024de预分频,可以得到TCNT2溢出de精确时间为1s,在溢出中断时控制74ls00与非门进而控制被测信号de通断,累计1s 内计数器获得de值,经过简单de运算则可获得被测信号de频率-ATMEGA8 MCU frequency meter program. Principle produced by 32.768K asynchronous external crysta
  3. 所属分类:SCM

    • 发布日期:2017-04-06
    • 文件大小:3kb
    • 提供者:小莫
  1. frequency_timerA

    0下载:
  2. 基于timerA,采用计数法完成数字信号频率测量,使用片内时钟DCO时钟频率为默认值,获得金近似1s的时间闸门,即调整delay循环次数实现-Based on timerA, USES the count method is used to complete the digital signal frequency measurements, use the clock DCO within the clock frequency for default, obtain approximate
  3. 所属分类:SCM

    • 发布日期:2017-04-06
    • 文件大小:1.58kb
    • 提供者:呼啦啦
  1. exp12

    1下载:
  2. 本实验要完成的任务就是设计一个频率计,系统时钟选择核心板上的50MHz的时钟,闸门时间为1s(通过对系统时钟进行分频得到),在闸门为高电平期间,对输入的频率进行计数,当闸门变低的时候,记录当前的频率值,并将频率计数器清零,频率的显示每过2秒刷新一次。被测频率通过一个拨动开关来选择是使用系统中的数字时钟源模块的时钟信号还是从外部通过系统的输入输出模块的输入端输入一个数字信号进行频率测量。当拨动开关为高电平时,测量系统数字时钟信号模块的数字信号,否则测量从外部输入的数字信号。-To complete
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:998.28kb
    • 提供者:真三战魂
  1. frequency(PA0)

    0下载:
  2. 频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟,对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数,此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。闸门时间越长,得到的频率值就越准确,但闸门时间越长则没测一次频率的间隔就越长。闸门时间越短,测的频率值刷新就越快,但测得的频率精度就受影响。本文数字频率计是用数字显示被测信号频率的仪器,被测信号可以是正弦波,方波或其它周期性变化的信号。如配以适当的传感器,可以对多种物理量进行测试,比如机械振动的频率,转速,声音的频率以及
  3. 所属分类:单片机开发

    • 发布日期:2017-12-20
    • 文件大小:3.31mb
    • 提供者:淅淅沥沥
搜珍网 www.dssz.com