CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - cyclic code

搜索资源列表

  1. crc3321

    0下载:
  2. CRC循环校验码的VERILOG源文件,在MODELSIM下的一个工程。-Cyclic Check Code VERILOG source, the MODELSIM of a project.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:26.54kb
    • 提供者:刘仪
  1. CRC-Verilog

    1下载:
  2. 此是进行循环冗余效验的Verilog编码,适合多种标准,如CRC16-this Cyclic Redundancy is well-tested Verilog code for a variety of criteria, such as CYXLIC REDUNDANCY
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.71kb
    • 提供者:藏瑞
  1. decode.rar

    1下载:
  2. 基于VHDL语言的循环码编码器的程序,以一个(15,6)循环码为例,VHDL language based on the cycle of the program code encoder to a (15,6) cyclic code as an example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-05-21
    • 文件大小:230.5kb
    • 提供者:张皓
  1. sim.rar

    2下载:
  2. 通用的循环码编码器和(7,4)循环码译码器。采用VERILOG HDL编写,通过硬件验证。需使用modelsim 5.6仿真,Common cyclic code encoder and (7,4) cyclic code decoder. VERILOG HDL preparation used by the hardware verification. Need to use simulation modelsim 5.6
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-05-23
    • 文件大小:33.35kb
    • 提供者:来来
  1. parity_and_CRC

    0下载:
  2. 奇偶校验和循环冗余检测的Verilog代码,很好,和大家一起学习-Parity and cyclic redundancy detection of Verilog code, very good, and we will study together
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:3.14kb
    • 提供者:Eagle
  1. sfsd

    0下载:
  2. 在数字信号处理中的循环移位程序和门函数的源代码,这是经典书中的程序,请放心使用-In the digital signal processing procedures and the cyclic shift gate function source code, which is the classic book procedures, please rest assured that the use of
  3. 所属分类:DSP program

    • 发布日期:2017-04-02
    • 文件大小:1021byte
    • 提供者:gongxuhua
  1. bianma

    0下载:
  2. 基于VHDL设计的在quarters2上的循环码编码器-VHDL-based design at quarters2 on the cyclic code encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:13.5kb
    • 提供者:lc
  1. 1

    0下载:
  2. 循环码纠错译码器,简单易学,十分适合初学者使用-Cyclic code error correction decoder, easy to learn, very suitable for beginners to use
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-12
    • 文件大小:553byte
    • 提供者:孔祥
  1. vhdl

    0下载:
  2. 循环码编译码程序,用c语言编程的 该for 循环计算码组的后3 个码元-Cyclic code encoding and decoding procedures, with c language programming cycle of the calculation of the code group for the three yards after the yuan
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-05-14
    • 文件大小:12.98kb
    • 提供者:小小
  1. MSP430_CRC

    0下载:
  2. 用MSP430实现CRC的方法 Cyclic Redundancy Code (CRC) -Cyclic Redundancy Code (CRC) is commonly used to determine the correctness of a data transmission or storage. This application note presents a solution to compute 16-bit and 32-bit CRCs on the ultr
  3. 所属分类:SCM

    • 发布日期:2017-03-30
    • 文件大小:181.44kb
    • 提供者:防止
  1. crc_xilinx

    0下载:
  2. Cyclic Redundancy Check (CRC) is an error-checking code that is widely used in data communication systems and other serial data transmission systems.-Cyclic Redundancy Check (CRC) is an error-checking code that is widely used in data communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:76.95kb
    • 提供者:xbox168
  1. CRC

    0下载:
  2. Cyclic redundancy check code (16-bit) Very good code verified code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:147.54kb
    • 提供者:veerender
  1. 12CRC

    0下载:
  2. CRC码是一种循环码,有着极强的检错能力,在计算机通信和移动通信种广为应用。-CRC code is a cyclic code, there is a strong error detection capability in the computer and mobile communications are widely used species.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:79.56kb
    • 提供者:wangzhi
  1. crc

    0下载:
  2. 本代码是CRC循环冗余校验实例,包含顶层原理图文件,十分直观-The CRC is cyclic redundancy check code examples, including the top-level schematic file, very intuitive
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:438.54kb
    • 提供者:renjiale
  1. CyclicCode

    0下载:
  2. The Decoder of differential cyclic code using in the broadcasting receiver.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:26.73kb
    • 提供者:HNVN
  1. BCH

    1下载:
  2. BCH 是纠错能力可控的纠错编码,是循环码的子类. 介绍了BCH 码的编码原理和设计方法,在特定信道和调制方式下对经过BCH 编码的系统进行仿真,分析BCH 码在特定信道下的编码增益.-BCH is error correction ability of controllable error correction coding, is a subclass of cyclic code. Introduces BCH code coding principle and design method
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:252.03kb
    • 提供者:周明新
  1. exp4

    0下载:
  2. 基于fpga的(7,4)循环码编码电路。vhdl代码-(7,4) cyclic code encoding based on fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:205.12kb
    • 提供者:阮彦
  1. cyclecoder_decoder

    0下载:
  2. (7,4)循环码的verilog编码程序,(7,4)循环码的verilog译码程序-(7,4) cyclic code Verilog coding procedures, (7,4) cyclic code the verilog decoding procedure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:605byte
    • 提供者:徐航
  1. shifter

    0下载:
  2. 用vhdl语言采用时序电路(移位寄存器)的方式实现(7,4)循环码编码器-Vhdl language used by the timing circuit (shift register) way to achieve (7,4) cyclic code encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:880byte
    • 提供者:Dong Yitian
  1. 循环码

    0下载:
  2. 这是对于循环码编码器的语言,希望对大家有帮助(This is the source code for cyclic code coding, I hope to help everyone)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-19
    • 文件大小:1kb
    • 提供者:羽霜梦琳
« 12 3 »
搜珍网 www.dssz.com