CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - data divide

搜索资源列表

  1. 比较典型的pid处理程序

    1下载:
  2. 这是一个比较典型的PID处理程序,在使用单片机作为控制cpu时,请稍作简化,具体的PID 参数必须由具体对象通过实验确定。由于单片机的处理速度和ram资源的限制,一般不采用浮点数运算,而将所有参数全部用整数,运算 到最后再除以一个2的N次方数据(相当于移位),作类似定点数运算,可大大提高运算速度,根据控制精度的不同要求,当精度要求很 高时,注意保留移位引起的“余数”,做好余数补偿。这个程序只是一般常用pid算法的基本架构,没有包含输入输出处理部分。-This is a typical PID p
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:10.63kb
    • 提供者:伊强
  1. JPEG2000

    0下载:
  2. jpeg 2000 encoder complete document
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-05-16
    • 文件大小:370.42kb
    • 提供者:ibbu
  1. C51

    0下载:
  2. C51源程序集锦 This a demo program showing a way to perform simultaneous RS-232 transmit and receive using only one hardware timer. The transmit and receive routines divide each bit time into 4 slices to allow synchronizing to incoming data
  3. 所属分类:SCM

    • 发布日期:2017-05-07
    • 文件大小:1.31mb
    • 提供者:hunhun
  1. statemachine

    0下载:
  2. RTL级verilog代码 用状态机实现 将输入数据写入16位寄存器,输出其除以7所得的余数(4位)-RTL-lever verilog code Using FSM to realize the following function:input the data into a 16bit register, divide it by 7, and output the 4-bit remainder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:897byte
    • 提供者:Gary
  1. 8251

    0下载:
  2. 通过实验台按钮控制8251A发送数据: 连接实验台按钮SP到8255的PB0,连接8255片选CS到译码输出070; 初始化8255的PB端口为方式0; 初始化8251A: 方式命令字=异步16分频/8位/无校验/1个停止位:4EH 工作命令字=允许接收/允许发送/DTR=1/RTS=1/清除错误:37H 通过读取8255的PB的0位,检测按钮按下动作; 当按钮按下,控制8251A发送0-9的ASCII码共10个字节 ; 当程序在实验台运行,强行退出PC端DVCC
  3. 所属分类:Other Embeded program

    • 发布日期:2017-05-01
    • 文件大小:518.04kb
    • 提供者:zhaolulu
  1. jisuanqi_and_wannianli

    1下载:
  2. 计算器是用LCD显示,按键输入数据,能进行简单的加减乘除运算,最大数据位8位,支持小数运算。万年历用的是DS18B20芯片,用LCD显示时分秒,温度及制作人的名字。-Calculator with LCD display, keyboard input data, can be a simple add, subtract, multiply and divide operation, maximum 8 data bits, support decimal arithmetic. Calend
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:126.8kb
    • 提供者:yangcheng
  1. data-acquisition-

    0下载:
  2. 随着计算机技术的飞速发展和普及,数据采集系统在多个领域有着广泛的应用。本系统是基于C8051F060单片机和计算机串口通信的数据采集模块,使用单片机内部ADC和多路模拟开关进行多路数据采集,并且通过串口将数据传送给计算机进行处理。在本系统设计中体现了自顶而下的设计思想以及模块化思想,设计中首先明确系统的主要功能以及确定参数,将系统分成多个模块分开设计和测试,然后再进行综合和总体功能测试。本系统能够实现八路数据同时采集,通过计算机监控软件,能够显示各个通道的瞬时电压,实时显示一路数据波形,并且能够
  3. 所属分类:SCM

    • 发布日期:2017-03-30
    • 文件大小:157.5kb
    • 提供者:叶华
  1. shift-register

    0下载:
  2. 移位寄存器的设计与仿真 移位寄存器是既能寄存数据,又能使数据移位的电路。所谓移位功能,就是寄存在电路中的数据,可在移位脉冲的作用下,依次左移或右移。 移位寄存器不仅能用来存储数据,还能用来进行加减乘除的运算,以及串并数据转换,始终分频等,是应用最广泛的数字器件之一。 -Design and Simulation of the shift register are both hosting the data shift register, and can make the data s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.42kb
    • 提供者:Zero Liang
  1. VHDL

    0下载:
  2. 正弦波发生器代码VHDL 其中包括分频 正弦波数据-Sine wave generator VHDL code Divide the sine wave data including
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.71kb
    • 提供者:123456789
  1. divide

    0下载:
  2. 单片机多字节除法,实现64位除以32位整形数据相除,然后把32商值和32位余数分别存放。带Protues仿真文件,已验证算法结果-SCM multi-byte division, 64 divided by 32-bit plastic data by then 32 business value and 32-bit remainder storage respectively. Protues simulation file, have the results verify the algo
  3. 所属分类:SCM

    • 发布日期:2017-04-29
    • 文件大小:52.75kb
    • 提供者:金俊
  1. pipelines

    0下载:
  2. 将组合逻辑系统地分割,并在各个部分之间插入寄存器,并暂存中间数据的方法。 将一个大操作分解成若干的小操作,每一步小操作的时间较小,所以能提高频率,各小操作能并行执行,所以能提高数据吞吐率。(A method to divide the combined logical system into a register and temporarily store the intermediate data between the parts. A large operation is decomp
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-28
    • 文件大小:10kb
    • 提供者:小李子公公
  1. divide

    0下载:
  2. 一个频率可调节的DDS。带仿真数据还有板及仿真(A frequency adjustable DDS. Simulation data, board and simulation)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-07
    • 文件大小:6.63mb
    • 提供者:时间猎人
搜珍网 www.dssz.com