搜索资源列表
JESD84-A441
- mmc spec v4.2.jedec 网站上下下来的，不用再自己找了。用于inand的驱动优化等。-mmc spec v4.2.jedec site from top to bottom down, no longer found himself.
post
- TMS320C6711的上电自检 This source code is ultimately used to create a JEDEC programming file used * to program the Flash ROM on the C6711 DSK.-TMS320C6711 Power-On Self Test of This source code is ultimately used to create a JEDEC programming file used*
c_xapp851
- 这是xilinx应用指南xapp851的中文版本。本应用指南描述了在 Virtex™ -5 器件中实现的 200 MHz DDR SDRAM （JEDEC DDR400 (PC3200) 标准）控制器。本设计实现使用 IDELAY 单元调整读数据时序。读数据时序校准和调整在此控制器中完成。-This is the xilinx application note xapp851 the Chinese version. This application note describes
jedec
- component vhdl descr iption
JEDEC
- DDR SDRAM的JEDEC标准，对DDR SDRAM的编程学习者有帮助。-The JEDEC standards for DDR SDRAM, DDR SDRAM programming for learners help.
JESD79_4
- DDR4由JEDEC最新发布的英文协议，浅显易懂，希望对开发的同仁提供帮助-DDR4 easy to understand, I hope to help colleagues developed by JEDEC latest English agreement
16l8
- 这样的设计显示，如何PROSPICE实现PLD的支持。 PLD器件建模fusemap水平， 使用一个JEDEC fusemap文件到指定熔丝编程。这可以让你使用你自己选择的PLD编译器 -This design display, how PROSPICE to the PLD support. The PLD device modeling fusemap level, using a JEDEC fusemap file to the specified fuse programmin
74hc595
- 74HC595[1] 是硅结构的CMOS器件， 兼容低电压TTL电路，遵守JEDEC标准。 74HC595是具有8位移位寄存器和一个存储器，三态输出功能。 移位寄存器和存储器是分别的时钟。 数据在SHcp（移位寄存器时钟输入）的上升沿输入到移位寄存器中，在STcp（存储器时钟输入）的上升沿输入到存储寄存器中去。如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。 移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态
JESD79-5 DDR5 Spec Early Draft Rev0.1.pdf
- JEDC DDR-5 Standard. DDR-5 标准。(JEDC DDR-5 Standard. JESD79-5 DDR5 Spec Early Draft Rev0.1)