CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - load data

搜索资源列表

  1. CYPRESS_A3load

    0下载:
  2. a3load is 8051 firmware that can be used for uploading or downloading to EZ-USB RAM (internal or external). It implements the vendor specific command bRequest = 0xA3. The address to download/upload to/from is specified in the wValue field of t
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:4769
    • 提供者:汪洪波
  1. Bios

    0下载:
  2. S3C44BOX的BIOS。可使用的命令:help --- show help ? --- = help date --- show or set current date time --- show or set current time setweek --- set weekday clock --- show system running clock setmclk --- set system running clock setbaud ------ set
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:626548
    • 提供者:付杰
  1. 5555

    1下载:
  2. 微波炉定时器集成电路的设计 1、 控制状态机:工作状态状态转换。 2、 数据装入电路:根据控制信号选择定时时间、测试数据或完成信号的装入。 3、 定时器电路:负责完成烹调过程中的时间递减计数和数据译码供给七段数码显示,同时还可以提供烹调完成时间的状态信号供控制状态机产生完成信号。 -microwave timer IC design a control state machine : state of the state conversion work. 2, data l
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:306217
    • 提供者:吴倩
  1. leon3-altera-ep2s60-ddr

    0下载:
  2. This leon3 design is tailored to the Altera NiosII Startix2 Development board, with 16-bit DDR SDRAM and 2 Mbyte of SSRAM. As of this time, the DDR interface only works up to 120 MHz. At 130, DDR data can be read but not written. NOT
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:114780
    • 提供者:king.xia
  1. AD7705(C51)

    1下载:
  2. 1,初始化: 如果AD7705复位引脚直连VCC,最好在初始化程序中加入初始化序列,不然ready信号不会输出。 2,输入范围 如果AD7705采集单端信号,则输入必须在0到VDD之间,而不可以超出或为负,如果一个输入为负,则另一个输入会有灌入电流的现象,芯片无法正常运行。-AD7705 is a complete 16-bit A ö D converter. Within Structure in Figure 1. If the external crysta
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2013-09-09
    • 文件大小:35076
    • 提供者:
  1. atmega16-hx711-nokia5110

    4下载:
  2. 这是现在常用的梁式称重传感器的avr程序,同时包含nokia5110液晶屏的实用程序。也包括51 的称重传感器程序,同时还上传了hx7111,nokia5110的中文资料。最重要的是还包括hx711的原理图。-It is now commonly used in beam load cell avr procedures, including nokia5110 LCD utility. The load cell also includes 51 procedures, and also up
  3. 所属分类:SCM

    • 发布日期:2014-10-10
    • 文件大小:1797120
    • 提供者:吴郡
  1. vb_dipang

    1下载:
  2. 地磅程序,利用称重传感器连接称重仪表,串口通信,检测重量,自动去皮。数据保存。-Use of load cell weighing instrument connection, serial communication, test weight, automatically peeled. Data retention
  3. 所属分类:SCM

    • 发布日期:2017-03-23
    • 文件大小:785979
    • 提供者:caihuazhong
  1. cnt8bc

    1下载:
  2. 8位加减带异步复位计数器,使用双向输入管脚- Design an 8-bit up and down synchronous counter in VHDL with the following features: The same ports are used for signals to be inputted and outputted. The ports are bi-directionally buffered. The counter is with an asynch
  3. 所属分类:VHDL编程

    • 发布日期:2012-11-13
    • 文件大小:878
    • 提供者:fjmwu
  1. ARMppt

    0下载:
  2. This contains the following topics and more ARM Architecture Data Processing Instruction Load and Store instructions Branching & Exception ARM Instructions ARM Architecture for CDAC
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-05-07
    • 文件大小:1347302
    • 提供者:sai
  1. ex4_SCI

    0下载:
  2. 程序所在目录:ex4_SCI 采用标准DB9 串口直连线将PC 串口和扩展板串口相连。打开PC 上的串口调试软件。默认设置COM1,9600N,8,1。选择按16 进制接收和发送。 然后打开CC2000,进行如下操作: 1.Project->Open ,打开该目录中的工程文件。 2.Project->Rebuild ALL,编译链接 3.File->Load Program 4.Debug->GO Main 5.Debu
  3. 所属分类:DSP program

    • 发布日期:2017-04-16
    • 文件大小:31925
    • 提供者:To_oo
  1. ex7_CAN

    0下载:
  2. 程序所在目录:ex7_CAN 由于调试CAN总线通讯需要外部的CAN设备。所以在没有外部CAN设备的情况下,本样例程序中采用了CAN的自测试模式通信,即使用CANBOX4发送CANBOX0接收。在定时器中断服务程序中执行发送;中断方式接收CAN信息。 打开CC2000,进行如下操作: 1. Project->Open ,打开该目录中的工程文件。 2. Project->Rebuild ALL,编译链接 3. File->Load Progra
  3. 所属分类:DSP program

    • 发布日期:2017-04-24
    • 文件大小:26164
    • 提供者:To_oo
  1. at24c02

    0下载:
  2. 存储器存储和读取,实现数据的外部存储,采集存储-save and load data from e2prom
  3. 所属分类:SCM

    • 发布日期:2017-04-11
    • 文件大小:638
    • 提供者:tom
  1. huochepianzaijiance

    0下载:
  2. 本论文介绍了新型的铁路货车偏载检测系统的设计方案,对测控系统的软硬件做了系统论述,并给出了部分设计框图。该系统可实现车辆偏载状态的检测,且便携、可方便拆卸,实现了装载时对货车偏载情况的在线检测。该系统包括利用超声波测距技术的偏载检测无线发射模块和带有显示提示功能的无线接收模块,二者通过无线射频模块进行数据传送,然后通过数据的显示等得出最终检测结果,从而得知该货车的偏载量是否在正常范围内。-This paper introduces a new set of railway vehicle det
  3. 所属分类:SCM

    • 发布日期:2017-03-30
    • 文件大小:426346
    • 提供者:zhijuand
  1. MIPS1CYCLE

    0下载:
  2. MIPS single-cycle processor design in verilog.Instruction memory to the design and initialise it with your assembly code-a. Load the data stored in the X and Y locations of the data memory into the X and Y registers. b. Add the X and Y registers an
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2162
    • 提供者:chenghao wei
  1. debounce

    0下载:
  2. push button program that take 20ms afther that it load data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:840
    • 提供者:xzorox
  1. 39_bus

    0下载:
  2. IEEE 39 bus data, line data and generator data for performing the power flow or load flow and optimal power flows
  3. 所属分类:SCM

    • 发布日期:2017-04-14
    • 文件大小:5612
    • 提供者:ram
  1. Choose-the-load-cell-structure-data

    0下载:
  2. 对电阻应变式传感器结构中横梁的尺寸计算选择-Strain sensor on the beam size calculation of the structure of choice
  3. 所属分类:SCM

    • 发布日期:2017-04-03
    • 文件大小:628
    • 提供者:张爱堂
  1. cnt10

    0下载:
  2. 设计带有异步复位、同步计数使能和可预置型的十进制计数器。 具有5个输入端口(CLK、RST、EN、LOAD、DATA)。CLK输入时钟信号;RST起异步复位作用,RST=0,复位;EN是时钟使能,EN=1,允许加载或计数;LOAD是数据加载控制,LOAD=0,向内部寄存器加载数据;DATA是4位并行加载的数据。有两个输出端口(DOUT和COUT)。DOUT的位宽为4,输出计数值,从0到9;COUT是输出进位标志,位宽为1,每当DOUT为9时输出一个高电平脉冲 -Designed with
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:207360
    • 提供者:黄恋
  1. Interactive-state-machine

    0下载:
  2. 交互状态机建模,交互状态机能够使用通过公共寄存器通信的独立的a l w a y s语句进行描述。 示的两个交互进程的状态图, T X是一个发送器, M P是一个微处理器。如果进程T X不忙,进 程M P将要发送的数据放置在数据总线上,然后向进程T X发送信号L o a d T X,通知其装载数据 并开始发送数据。进程T X在数据传送期间设置T X B u s y表明其处于忙状态,不能从进程M P接 收任何进一步的数据。-Interactive state machine mode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:3877
    • 提供者:小模子
  1. The-FPGA-high-speed-data-acquisition

    0下载:
  2. 摘要:介绍了现场可编程门阵列FPGA(Field Programmable Gate Array)器件XCS30的主要特点、技 术参数、内部结构和工作原理,I}述了其在电力系统高速数据采集系统中的应用实例。电力数据采 集装置—馈线终端单元(FTU)需要监测多条线路的电压和电流,实时性要求高,充分利用FPGA 的并行处理能力,对输入信号实行同时采样、分时进行A/D转换,通过在FPGA片上构建的DRAM 进行数据的快速传输。FPGA在系统中承担了较多的实时任务,使DSP芯片TMS32
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:87801
    • 提供者:刘恒
« 12 3 »
搜珍网 www.dssz.com