搜索资源列表
c51jing
- 实现pc机键盘（p/s2接口）与8位单片机连接使用 原理：键盘时钟接在p3.2口，既8051的外部中断int0上，键盘数据接到p1.0上 每次按键，键盘会向单片机发脉冲使单片机发生外部中断，数据有p1.0口一位一位传进来 传回的数据格式为：1位开始位（0），8位数据位（所按按键的通码，用来识别按键），1位校验位(奇校验) 1位结束位(1) 实现：将键盘发回的数据放到一个缓冲区里（数组），当按键结束后发生内部中断来处理所按的按键 缺点：由于51单片机的容量有限所以缓冲区不可
ldpcber
- This LDPC software is intended as an introduction to LDPC codes computer based simulation. The pseudo-random irregular low density parity check matrix is based on Radford M. Neal’s programs collection, which can be found in [1]. While Neal’s collecti
urat-control
- 本程序使用STC单片机的通用串口程序，可以根据里面的注释选择代码，设置奇偶检验等操作，非常通用，程序内部有详细的注释，主要读者稍加修改即可用于自己的电子产品中。-This procedure using single-chip Universal Serial STC procedure, you can choose according to which the Notes code, set the parity check operation, is very common, there
ma_CRC_files
- decoder of Hamming Use a [7,4] Hamming code. m = 3 n = 2^m-1 k = n-m parmat = hammgen(m) Produce parity-check matrix. trt = syndtable(parmat) Produce decoding table. recd = [1 0 0 1 1 1 1] Suppose this is the received vector. syndrome =
Realization_of_FPGA_for_LDPC_encoding
- 低密度奇偶校验码(简称LDPC码)是目前距离香农限最近的一种线性纠错码，它的直接编码运算量较大，通常具有码长的二次方复杂度．为此，利用有效的校验矩阵，来降低编码的复杂度，同时研究利用大规模集成电路实现LDPC码的编码．在ISE 8．2软件平台上采用基于FPGA的Verilog HDL语言实现了有效的编码过程，为LDPC码的硬件实现和实际应用提供了依据-Abstract：Low．density parity·check code(LDPC code)is a kind of linear eror
HAMMING
- The program is hamming code for error detection of a 8 bit data stream. In this algorithm for error detection the number of redundant bits is considered as per the input data stream that is to be transmitted across the network. For example, 8 bits of
wiegand
- Wiegand 26 protocol AVR example code and schematic In this example we don t care about timings - no need, just waiting for all 26bit is collected - works with all readers. And no check for parity. http://zps-electronics.com
decoder
- 设计遥控器接收解码电路。该电路接收编码后的串行数据，解码输出数据。电路接收到的串行数据的格式为：4位同步码“1010”，4位数据（高位在前），1位奇校验码（对前8位数据校验）。解码电路检测到校验位正确后，输出数据及一个时钟周期的数据有效脉冲。如果校验位错误，则不输出数据，也不输出数据有效脉冲。画出状态转移图，标明各个状态的转移条件和输出-Design of remote control receiving and decoding circuit. The circuit receives th
PARITY-CHECK
- this vhdl code for parity check is very helpful while coding and decoding , Implementing this in an cpld of fpga is very easy and it can be used as a subpart of any embededd design such as multiplexers , Decoders etcv -this vhdl code for parity check
9.17
- 1.串口中断允许自动接收总线上的信息,当接收的字节后超过3.5个字节时间没有新的字节认为本次接收完成,接收完成标志置1 如果接收完成标志已经置1又有数据进来则丢弃新来的数据。 2.串口接收数据的处理, 当接收完成标志置1进入接收数据处理, (1)首先判断接收的第一位数据与本机地址是否相同,如果不相同清空接收缓存不发送任何信息 (2)接收的第一位数据与本机地址相同,则对接收缓存中的数据进行crc16校验,如果接收的校验位与本校验结果不相同清空接收缓存不发送任何信息；(3)如果crc16校验正
ldpc-code
- ldpc codes are low dencity paRity checking matrix to check the parity on matrix based g and h algorithm based on algorithm matrix input will be added to this code
msp430_Simulate_UART
- 在MSP430单片机中，用定时器的捕获、比较功能实现模拟UART串口，支持波特率、校验方式等校验，代码调试功能稳定正常。-In the MSP430 MCU, timer capture, compare function to achieve simulation UART serial, support for baud rate, parity check code debugging function is stable and normal.
ldpc576
- 基于wimax协议的低密度奇偶校验码LDPC的VERILOG实现，亲测可用。-WiMAX protocol based on the low density parity check code VERILOG LDPC implementation, pro test available.
odd_even_check
- 用于检查数据的正确性。具体而言，在发送端，通过增加校验位，使有效数据位和校验位组成数据校验码；在接收端，根据接收的数据校验码判断数据的正确性。(For correcting the correctness of the data. Specifically, at the transmitting end, the valid data bits and the parity bits are added to the data check code by adding the parity b
遥控器接收解码电路
- 设计遥控器接收解码电路。该电路接收编码后的串行数据，解码输出数据。电路接收 到的串行数据的格式为： 4 位同步码“ 1010”， 4 位数据（高位在前）， 1 位奇校验码（对前 8 位数据校验）(Design of remote control receiver decoding circuit. The circuit receives the encoded serial data and decodes the output data. The format of the serial