CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - pll

搜索资源列表

  1. pll

    1下载:
  2. 用VERILOG语言实现的数字锁相环P-VERILOG language with the digital phase-locked loop PLL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-04-25
    • 文件大小:374.68kb
    • 提供者:叶少朋
  1. pll(FPGA)

    1下载:
  2. 利用VHDL语言对FPGA进行锁相环倍频,经调试已经在开发板上实现倍频-The FPGA using VHDL language PLL frequency multiplier, the debug board has been achieved in the development of frequency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-25
    • 文件大小:353kb
    • 提供者:huangshaobo
  1. PLL

    5下载:
  2. 可以实现自动锁相环功能的C源程序代码模块,-Can be achieved automatically PLL function C source code modules,
  3. 所属分类:DSP program

    • 发布日期:2017-03-24
    • 文件大小:6.59kb
    • 提供者:刘磊
  1. PLL

    0下载:
  2. verilog PLL的代码,和PLL 的功能介绍,希望能通过,只是简单了点-verilog PLL code, and the function of PLL, the hope, but simply a point
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:18.5kb
    • 提供者:gjj
  1. PLL

    0下载:
  2. 概述PLL的工作原理及完成一个简单的例子.-PLL principle outlined in the job and complete a simple example.
  3. 所属分类:DSP program

    • 发布日期:2017-04-17
    • 文件大小:91.69kb
    • 提供者:孙永超
  1. PLL

    0下载:
  2. PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上; 顶层文件是PLL.GDF-Digital phase-locked loop PLL is the design source code, which, Fi is the input frequency (receive data), Fo (Q5) is
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:124.39kb
    • 提供者:许伟
  1. pll

    0下载:
  2. 频合锁相环LMX2326与单片机接口代码 -LMX2326 PLL frequency together with the single-chip interface code
  3. 所属分类:SCM

    • 发布日期:2017-03-31
    • 文件大小:797byte
    • 提供者:haoluoye
  1. pll

    0下载:
  2. 实现了pll功能,有利于初学者学习pll,采用文本编辑的,利用quartus ii 设计的-Achieved pll function, help beginners learn pll, using a text editor, using quartus ii Design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:210.83kb
    • 提供者:ad
  1. PLL

    0下载:
  2. TMS320F2812DSP芯片的pll滤波器的设计,适用于用于pll设计的DSP初学者-TMS320F2812DSP chip pll filter design for FIR filter design for DSP beginners
  3. 所属分类:DSP program

    • 发布日期:2017-04-02
    • 文件大小:125.1kb
    • 提供者:scssncsss
  1. PLL

    0下载:
  2. 该程序实现了飞利浦嵌入式处理器LPC23XX的PLL设置具体程序例子,对工业控制是很好的参考。-The program implements the PLL Philips embedded processor LPC23XX specific procedures set an example for industrial control is a good reference.
  3. 所属分类:SCM

    • 发布日期:2017-04-01
    • 文件大小:80.95kb
    • 提供者:流沙
  1. PLL

    0下载:
  2. 基于FPGa实现一个数字锁相环,实现时钟恢复,具有较好的通用性。-pll
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:630byte
    • 提供者:高星
  1. PLL-config

    0下载:
  2. method of program pll in dsp -method of program pll in dsp 55xx
  3. 所属分类:DSP program

    • 发布日期:2017-03-30
    • 文件大小:12.19kb
    • 提供者:mostafa
  1. PLL.ZIP

    0下载:
  2. the code specifies how to model a pll using vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:5.63kb
    • 提供者:mridula
  1. Noise-on-the-PLL-loop-bandwidth

    0下载:
  2. 一篇介绍的比较详细的关于锁相环噪声与环路带宽的文档-Noise on the PLL loop bandwidth of the document
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:219.63kb
    • 提供者:肖飞
  1. PLL

    0下载:
  2. Phase locked loop(PLL) Verilog HDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:20.5kb
    • 提供者:hr
  1. PLL

    0下载:
  2. 该测试程序用过Verilog HDL实现对PLL的分频,既频率管理功能-The Verilog HDL test procedure used to achieve the sub PLL frequency, only the frequency management function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:2.98kb
    • 提供者:Henin Lu
  1. pll

    0下载:
  2. 由锁相环改变时钟,希望能帮助到大家,同时也希望大家多指教-Changed by the PLL clock, hoping to help to you, but I hope you teach more
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:400.23kb
    • 提供者:fengyang
  1. 2-PLL

    0下载:
  2. PLL of TI 5509 derived in code compser
  3. 所属分类:DSP编程

    • 发布日期:2017-12-25
    • 文件大小:97kb
    • 提供者:toghraei
  1. ADF4351-V1.1(pll)

    0下载:
  2. PLL模块点频输出,可产生35Mhz~120Mhz稳定正弦信号(PLL point frequency output)
  3. 所属分类:单片机开发

    • 发布日期:2017-12-30
    • 文件大小:362kb
    • 提供者:健儿子
  1. dsPIC33 PLL settings

    0下载:
  2. 这是Microsoft Office 的Exel样式的计算软件。用这软件来很容易算出dsPIC33F单片机的PLL频率。(This is calculating program for frequency setting of dsPIC33F PLL.)
  3. 所属分类:单片机开发

    • 发布日期:2017-12-27
    • 文件大小:85kb
    • 提供者:cnd4791
« 12 3 4 5 6 7 8 9 10 ... 29 »
搜珍网 www.dssz.com