VerilogHDL编译基本功能具有“秒”、“分”、“时”计时功能，小时按24小时制计时。具有校时功能，能对“分”和“小时”进行调整。扩展功能 仿广播电台正点报时。在59分51秒、53秒、55秒、57秒发出低音512Hz信号，在59分59秒时发出一次高音1024Hz信号，音响持续1秒钟，在1024Hz音响结束时刻为整点。 定时控制，其时间自定； 可任意设定时间的闹钟 自动报整点小时数 小时显示：可切换12小时/24小时显示-VerilogHDL compile the ba

本设计是依靠门禁微控制器为核心的器件，结合按键电路、LCD显示电路、报警指示电路、开锁机构、无线电模块电路，利用微控制器灵活的编程涉及和丰富的I/O端口，及其控制的准确性通过软件程序来控制整个系统实现电子门禁系统的基本功能。门禁系统，又称出入口门制系统。就是在何处放行哪些人，何时要发出警报，记忆出入饿过程，以达到安全的目的。-The design is to rely on micro-controller core, access control devices, combined with

#AM/FM 2波段收音机 芯片：DSP6931 #EWS电台存储 配合24LC02 #低电压指示 #24小时制式时钟 #LCD: 1/3BAIS 1/4DUTY #电筒输出控制 #报警声音输出-# 2 AM/FM radio receiver chip: DSP6931 # storage with 24 lc02 EWS stations # low voltage indication System clock# 24 hours