搜索资源列表
rs
- RS编码，verilog编写，可以自定义多项式，(255,233)和(204,188)均可。
encode RS（255，239）编码
- Verilog HDL代码，RS（255，239）编码，未采用弱对偶基-Verilog HDL code, RS(255,239)encoder, without weak-dual base
RS_enc_dec_JPL_publ
- RS(255,223)译码程序，且符合标准的CCSDS格式-RS (255223) decoding process, and in accordance with the standards CCSDS format
rs-codec-8-16
- RS[255,223]纠错码verilog源码，包含编码和解码模块，以及testbench等。-Verilog source code for RS[255,223] encoder and decoder, with testbench included.
rs_enc
- Verilog code for RS-(255,239) encoder.
rs-codec(255-223)
- RS编码是一种纠错码，本程序实现RS（255，223）用FPGA 实现RS编码，程序在Quartus II中调试通过。-RS coding is an error-correcting codes, the procedures for the realization of RS (255,223) with FPGA realization of RS codes, in the Quartus II program through the debugger.
RS_255_223_ENCODER
- 实现RS（255，223）编码，采用Verilog编程-Implementation RS (255,223) coding, using Verilog Programming
RS_255_223_ENCODER
- RS(255,223)编码器程序 从一本书上看到的，很不错的-RS(255,223) encode , very good good good
fec_enc
- 实现RS（255，239）的编码器，语言为Verilog。-Implementation RS (255,239) encoder, language is Verilog.
fec_encode
- 一个有关RS（255，239）编码的代码，这是一个项目工程上的，用时可以自己修改下。-A related RS (255,239) code code, which is a project engineering, can make changes to it with the next.
RSencFlash
- RS(255,239) encoder for NAND Flash controller
TestRsenc
- 本程序基于VC环境，实现通信系统中RS（32,22）编码功能，该RS码属于截短的RS（255,245）码，可以纠正5个突发或者随机的错误，可用于无线快速突发通信系统中。程序虽然只是基于VC环境编写的，但可以很容易移植到DSP或者其他嵌入式编程当中-The program is based on VC environment, and communication systems RS (32,22) encoding, the RS codes are truncated RS (255,245
rs-enc-255-239
- rs encoder21-rs encoder2111111111222222222222222222222222222222222
rs
- RS(255,239)verilog代码，已通过quartusII仿真，满足设计要求，需要的可以拿去参考-RS (255,239) Verilog code, through quartusII Simulation meet the design requirements, the need to take reference
(255_223)-RS-decoder
- 使用VHDL实现（255,233）的RS硬件译码器，详细地介绍了(255，223)RS码硬件译码器的实现流程，并且分析了影响处理速率提高的瓶颈因素，采用RiBM算法实现译码-Use VHDL (255,233) RS hardware decoder, a detailed descr iption of the (255,223) RS code hardware decoder implementation process, and analyze the bottleneck factor
RS(255 239 )编码器 Verilog HDL 实现
- 对于 RS 编码器的设计，常用的编码算法有 2 类，一类是 Berlekamp 算法，另一类是典型编码算法。Berlekamp 算法常用于数据速率要求不是很高的环境下，而典型编码算法具有电路实现结构简洁，占用硬件资源少等优点，因此，采用典型编码算法来实现编码器。
RS_Encode_Decode
- RS(255,223)编解码算法。verilogHDL代码实现，在XILINX的芯片上得到验证。不包含任何IP核，方便移植到任何FPGA芯片。-RS (255223) encoding and decoding algorithm. VerilogHDL code to achieve, in the XILINX chip to be verified. Does not contain any IP core, easy to transplant to any FPGA chip.
rs_code
- FPGA实现了RS（255，239）的编译码模块(FPGA implements the RS (255239) encoding and decoding module)
top_rs
- 利用Xilinx ise的IP CORE写的（255,223）编译码的程序(The use of Xilinx ISE IP CORE written (255223) encoding and decoding procedures)
RS编译码器verilog
- 本设计提供RS（255，247）码的编码和解码的Verilog源代码。 已验证0~4个错误的编码与解码功能。