搜索资源列表
SWI
- ADS环境下软中断实现64位整数加法 运行于arm920T-ADS environment to achieve soft-interrupt 64-bit integer adder running on the ARM920T
computer6
- 8位CPU软核设计与应用研究-8-bit CPU design and application of soft-core research .......
IterativeDecodingofBinary
- In this paper, energy efficient VLSI architectures for linear turbo equalization are studied. Linear turbo equalizers exhibit dramatic bit error rate (BER) improvement over conventional equalizers by enabling a form of joint equalization and deco
Nios_Embedded_Processor
- Altera公司原版设计手册，关于嵌入式nios ii 处理器-This manual provides comprehensive information about the Altera® Nios® 32-bit CPU. The terms Nios processor or Nios embedded processor are used when referring to the Altera soft core microprocessor in a
LDPC
- VLSI LDPC Soft bit flipping decoder
Test_SPI1
- TIDSP208x的软SPI例子，软SPI控制74LS164输出8位数据，控制74LS165读入8位数据，对大家很有帮助，可以对所有SPI串口的芯片进行控制-TIDSP208x soft SPI example, the soft SPI control 74LS164 8-bit data output, control 74LS165 8-bit data read, helpful to all of us can chip all the SPI serial control
fpga-display-bmp-pictures
- 本文设计的是基于大规模FPGA的BMP图库管理，完成了数码相框的一部分功能。并且本文详细地介绍了BMP图库管理的软硬件实现，即采用Altera的CyclonII系列EP2C20F484C7作为主控芯片，内嵌32位的NiosII软核，采用SDRAM作为内存，把存储在SD卡内的二进制图片信息读入内存，并控制TFT彩色液晶，读取图片数据送到液晶上显示。整个过程的所有设备都是通过Avalon总线挂在NiosII上，在NiosII的协调下正常工作。 本作品最终能显示存入SD卡内的彩色图片信息，图
DE1_fat32
- 本文设计的是基于大规模FPGA的BMP图库管理，完成了数码相框的一部分功能。并且本文详细地介绍了BMP图库管理的软硬件实现，即采用Altera的CyclonII系列EP2C20F484C7作为主控芯片，内嵌32位的NiosII软核，采用SDRAM作为内存，把存储在SD卡内的二进制图片信息读入内存，并控制TFT彩色液晶，读取图片数据送到液晶上显示。整个过程的所有设备都是通过Avalon总线挂在NiosII上，在NiosII的协调下正常工作。 本作品最终能显示存入SD卡内的彩色图片信息，图
CPU
- 流水式CPU设计，实现在MIPS基础上修改的16位THCO-MIPS指令系统，解决了数据、结构、控制冲突，并实现了软硬中断-Pipelined CPU design, implementation, based on changes in the MIPS 16-bit THCO-MIPS instruction set to address the data structure, control of conflict, and to achieve the hard and soft int
picoblaze_pwm_control
- 基于Xilinx的8位软核PicoBlaze的Pwm设计，采用汇编语言设计。使用软件模拟spi接口-Based on the Xilinx PicoBlaze soft-core 8-bit design of Pwm, using assembly language design. Spi interface with software simulation
All-DigitalQPSK-Demodulator
- Altem公司quartus II 8．1开发环境下，完成了中频全数字解调器的FPGA实现，并对数 字下变频、载波同步、位同步等解调器的核心模块设计进行了详细的分析和说明，给出 了实现框图和仿真波形。同时在本设计中应用了Altera公司的NiosII软核处理器技术， 用于载波的大频偏校正和解调器各个部分的监测和控制。最后给出了QPSK中频全数字 解调器关键性能指标的测试方法和测试结果，测试结果表明本设计达到了预期的性能指 标要求。-The Algorithm is con
CPU_test
- 设计并通过modelsim仿真软件实现了一个可以在FPGA平台上运行的8位RISC的CPU软核-Design an 8-bit RISC CPU soft core on an FPGA platform and simulate it using ModelSim
Soft I2C2 ADS1115
- 用STM32F103C8T6单片机通过IIC接口连接16位ADC（ADS1115）模块和OLED12864显示屏，实现数据采集和结果显示。开发环境式 uVision MDK 4.7。(16 bit ADC (ADS1115) module and OLED12864 display are connected through IIC interface with STM32F103C8T6 to realize data acquisition and result display. Devel