CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - string conversion

搜索资源列表

  1. s_pandp_s

    0下载:
  2. 用VHDL编写的并串转换和串并转换实例,希望对您有所帮助,其中输入数据是时钟的16倍-prepared using VHDL and string conversion and string conversion and examples, and I hope to help you, the input data which is 16 times the clock
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.78kb
    • 提供者:zhou
  1. LPC2100_LCD_PORT

    1下载:
  2. 本文分别以GPI0口直接连接、串并转换连接、CPLD分部连接三种方法阐述了无外部总线的Philips ARM微控制器LPC2l0X与点阵图形液晶显示器的接口设计,并给出了硬件电路框图和主要程序。-paper were directly connected GPI0 mouth, and string conversion connectivity, CPLD Division linking the three methods described without external bus Phi
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:134.99kb
    • 提供者:陶建卫
  1. pn_code

    0下载:
  2. 系数为4的扰码生成器,并每四位扰码产生一个触发串并转换的触发信号,可用于4b/5b编码的触发信号。verilog程序,带test程序-coefficient of the four scrambler generator, and every four scrambler have triggered a string conversion and the trigger signal can be used to trigger 4b/5b coding signal. Verilog pro
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:35.74kb
    • 提供者:高广鹤
  1. A8.rar

    0下载:
  2. 两个进程的并串转换设计,VHDL的Xilinx的开发环境,Two processes and string conversion design, VHDL for Xilinx development environment
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-05
    • 文件大小:43.8kb
    • 提供者:高阳
  1. p2s

    0下载:
  2. 并串转换模块,内含有另个.vhd文件。一个是自己写的比较简单 另一个是参考的。-And the string conversion module, which contains another one. Vhd file. One is its relatively simple to write the other is the reference.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:322.02kb
    • 提供者:wukun
  1. chuan2

    0下载:
  2. 用verilog HDL编写的并串转换模块,在ISE软件仿真过,也可综合-Prepared using verilog HDL and string conversion module, in the ISE software simulation, and can also be integrated
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:780.08kb
    • 提供者:李晶
  1. 74HC165

    0下载:
  2. 8051系列单片机控制74HC165并串转换-c51程序-8051 Series MCU control 74HC165 and string conversion-c51 program
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-27
    • 文件大小:545byte
    • 提供者:leisure
  1. alaw

    0下载:
  2. 使用VHDL实现通信脉冲编码调制(PCM)中的a律转换,并实现串并、并串转换。-Use VHDL to achieve communication pulse code modulation (PCM) of a law conversion, and to achieve and string, and string conversion.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:5.08kb
    • 提供者:wl
  1. chuanbingzhuanhuan

    0下载:
  2. 这个并串转换代码是依靠同步状态机来实现其控制的。其实并串转换在实际的电路中使用还是比较多的,尤其在通信线路方面的复用和分解方面,原理上就是一个串并转换和并串转换的过程。举个简单的例子,计算机串口发送数据的过程,如果满足发送条件了,其实就是一个并串转换的过程了。好了,废话不说,看代码就是。 -And the string conversion of the code is relying on the synchronization state machine to achieve its c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1009byte
    • 提供者:盛忠良
  1. bingchuan2

    0下载:
  2. verilogHDL编写的并串转换模块,在ISE软件中仿真过,可综合,绝对是正确的-prepared and verilogHDL string conversion module, the ISE simulation software that can be integrated, is absolutely correct
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:208.24kb
    • 提供者:李晶
  1. bingchuan

    0下载:
  2. verilogHDL编写的并串转换模块,在ISE软件中仿真过,可综合,绝对是正确的-prepared and verilogHDL string conversion module, the ISE simulation software that can be integrated, is absolutely correct
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:208.86kb
    • 提供者:李晶
  1. rs232

    0下载:
  2. 串口232程序,实现并串转换及相应的操作-Serial 232 program, to achieve and string conversion and the corresponding operation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.16kb
    • 提供者:mofanvshen
  1. p_s

    0下载:
  2. 用VHDL语言编写的实现8位数据的并串转换,可下载在FPGA中-VHDL language with the realization of an 8-bit data, and the string conversion, can be downloaded in the FPGA in
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:4.84kb
    • 提供者:cloudy
  1. tconvert_src3

    0下载:
  2. 一个很好用的在UNICODE和ANSI转换的类(2KB)-Set of classes enabling UNICODE and ANSI string conversion.
  3. 所属分类:SCM

    • 发布日期:2017-04-05
    • 文件大小:1.2kb
    • 提供者:Mirchen
  1. shift8

    0下载:
  2. 用VHDL语言在QUARTUS环境下开发,功能是并串转换移位寄存器-Using VHDL language QUARTUS development environment, and the string conversion function is the shift register
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:234.25kb
    • 提供者:李欣
  1. s_p

    0下载:
  2. 用Verilog HDL语言进行并串转换,并通过Quartus Ⅱ 功能仿真验证-With the Verilog HDL language and string conversion functions through simulation Quartus Ⅱ
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:225.68kb
    • 提供者:jabeile
  1. SERDES

    2下载:
  2. 基于Verilog的串并转换器的设计与实现,采用两种不同的方案来实现串并和并串转换的功能,并用ISE软件仿真以及chipscope的调试-Verilog-based serial and parallel converter design and implementation of two different programs to achieve the string and and and string conversion functions, and use the ISE softwa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-07-28
    • 文件大小:767kb
    • 提供者:陈凯
  1. SHFRT1_4

    0下载:
  2. 4位并入串出移位寄存器,实现并串转换,简单易行,通过时序验证.-4-bit shift register into the string out to achieve and string conversion, simple, through sequence verification.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:200.25kb
    • 提供者:寒星
  1. p-to-s

    0下载:
  2. 采用VHDL语言编制的并串转换程序,大家看看吧-Prepared using VHDL language and string conversion process, we look at it
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.52kb
    • 提供者:
  1. Speed

    0下载:
  2. 本程序是基于单片机的红外线测速仪,程序中包括4位数码管的驱动,红外管的中断计时、浮点型数据到字符串的转换等模块。-This procedure is based on the MCU infrared gun, the program includes four LED driver, infrared tube interrupt time, floating-point data to string conversion module.
  3. 所属分类:SCM

    • 发布日期:2017-03-31
    • 文件大小:1.06kb
    • 提供者:fish
« 12 3 4 5 »
搜珍网 www.dssz.com