搜索资源列表
-
1下载：
C51单片机实现液晶秒表以及简单计算器
电路是一个51最小系统,没有采用总线方式,而简单的连线方式,上有4*4矩阵键盘,一数码管,89S51单片机,串口下载线,数码管显示锁存芯片\\蜂鸣器\\1602液晶.
代码已经调试成功过,可以实现时间的调整.4*4矩阵键盘,第一排前三列是实现小时\\分钟\\秒的加.第二排前三列是实现小时\\分钟\\秒的减.当然还可以通过设置矩阵键盘的键值,来实现加\\减\\乘\\除四则运算,由数码管显示参与运算的数字以及最终的运算结果.-C51
-
-
0下载：
给出了数字跑表的源代码，设计了分频模块，实现了真实的时间计数，通过这个工程的训练，能更好的了解Quartus II数字电路开发的过程。-Digital stopwatch given the source code, design the sub-frequency module, the realization of the true count of time, through this project the training, to better understand the Quart
-
-
1下载：
提供一个数字秒表的EDA设计实例，内故有VHDL源代码，并有运行仿真图。-To provide a digital stopwatch the EDA design example, it is within the VHDL source code, and run the simulation of Fig.
-
-
0下载：
单片机液晶秒表计算器完整修改版本
可以实现两种功能的切换,其他功能自行对照代码研究。4*4矩阵键盘,第一排前三列是实现小时\分钟\秒的加.第二排前三列是实现小时\分钟\秒的减.当然还可以通过设置矩阵键盘的键值,来实现加\减\乘\除四则运算,由数码管显示参与运算的数字以及最终的运算结果-Single-chip LCD calculator stopwatch can complete a modified version of the switch to achieve two func
-
-
0下载：
应用VHDL语言设计数字系统，很多设计工作可以在计算机上完成，从而缩短了系统的开发时间，提高了工作效率。本文介绍一种以FPGA为核心，以VHDL为开发工具的数字秒表，并给出源程序和仿真结果。
-Application of VHDL language design digital systems, a lot of design work can be completed on the computer, thereby reducing system development time a
-
-
0下载：
用VHDL设计实现秒表功能：秒表功能包括开始/暂停键和清零键，精度要达到0.01秒，所以计数显示共有八个数码管，而每个数码管又有八个管脚，因此采用扫描显示的方法，减少管脚数量。时钟脉冲由最低位给入，采用异步方式驱动更高位的计数，时钟频率应该为100Hz，通过数码管显示，共有八个数码管，所以扫描频率应在100Hz的8倍以上。（付按键消抖代码）-VHDL design with a stopwatch functions: stopwatch features include Start/PAUSE
-
-
0下载：
这个是我自己编写的verilog代码，实现的功能是，在数码管上显示时间，按一个键，显示日期，长按一个键，显示秒表。。。时间日期可调-This is my own code written in verilog to realize the function of the digital tube display time, press a button, display the date, long press of a button, display Stopwatch. . . Time a
-
-
0下载：
这是一个数字跑表的代码，用FPGA实现的，对大家或许有用-This is a digital stopwatch in the code, FPGA implementation, perhaps all of us
-
-
0下载：
基于fpga的vhdl语言，芯片是ep2c8系列，此代码实现的是秒表显示，毫秒到分的数码管显示，数码管是共阳的，分模块设计的，-The vhdl fpga-based language, the chip is ep2c8 series, this code is implemented stopwatch showed milliseconds to-point digital control, digital control is a total of Yang, the sub-modul
-
-
0下载：
本文件为电子设计而开发的多功能数字钟VHDL语言完整源代码
--该数字钟实现的功能有时间，秒表，闹钟，年月日的显示设置等
-This document is multi-functional electronic design and development of a complete VHDL, digital clock source code- the digital clock function can be achieved time, stopwatch, alarm clo
-
-
0下载：
实现4位数码管秒表显示，有使能，复位的功能，并在altera fpga ep2c20f484c7n上实现，文档里含有，原理图，引脚分配图，代码，及相应的说明，适合入门的朋友。-Achieve four digital stopwatch display, there is enabled, reset functions, and altera fpga ep2c20f484c7n to achieve, the document contains, schematics, Pin Assign
-
-
0下载：
基于EDA的数字时钟之秒表设计 及其所组成的源代码-Based on the design of EDA, digital clock, stopwatch, and the source code
-
-
0下载：
用VHDL实现数字秒表的设计实践，并用FPGA下载进行功能验证！-Using VHDL the digital stopwatch design practice, and functional verification of FPGA download!
-
-
0下载：
1、了解数字秒表的工作原理。
2、进一步熟悉用VHDL语言编写驱动七段码管显示的代码。
3、掌握VHDL编写中的一些小技巧。 -1, to understand the working principle of digital stopwatch. 2, more familiar with the use of VHDL language driver seven segment display code. 3, master VHDL prepared some of the t
-
-
0下载：
在EP2C5T144C8开发板上编的一个VHDL源程序，相当于一个秒表，读数可在4个数码管上显示，通过按键可暂停计数，可继续计数-In EP2C5T144C8 development board this a VHDL source code, the equivalent of a stopwatch, reading on the four digital tube display, can suspend count by buttons, can continue to count
-
-
0下载：
本代码基于FPGA实现了计时范围：00’00”00 ~ 59’59”99，显示的最长时间为59分59 秒的功能。数字秒表的计时精度是10ms。显示工作方式：a、用八位数码管显示读数
b、用两个按钮开关（一个按钮使秒表复位，另一个按钮控制秒表的启动/暂停）-This code based on FPGA to realize the timing range: 00 00 00 ~ 59 59 "99," according to the function of the maximum
-
-
0下载：
此上传的是在FPGA的spartan 3e系列开发板上面实现精准到 时、分、秒、百分秒的数字跑表的Verilog源代码。(This is uploaded on the FPGA Spartan 3E series development board to achieve precise time, minute, seconds, 100 seconds of digital stopwatch Verilog source code.)
-
