搜索资源列表
3-8TRANSFORMER
- 译码器的逻辑功能是将已赋予特定含义的一组二进制输入代码的原意\"翻译\"出来,变成对应的输出高低电平信号.该程序为3-8译码器.基于VHDL,其开发环境是MAXPLUS2.
3-8译码器
- vhdl的3-8译码器-instantiate the 3-8 decoder
VHDL语言实现3—8译码器
- 应用VHDL语言编写的3—8译码器，简单易懂
MyProject
- 3-8译码器的仿真实验。本实验选用的仿真开发软件是MAX+plus II Version 9.3，原理图源文件保存在MyProject目录中，为138decoder.gdf，另有我写的实验报告，呵呵，适合仿真入门-3-8 decoder simulation. Selected in this experiment simulation software is MAX+ Plus II Version 9.3, schematic source files stored in the MyPro
shiyandecode38
- 练习用VHDL设计逻辑，用VHDL设计一个3-8译码器，对其进行时序仿真-VHDL design practice with logic, to use VHDL to design a 3-8 decoder, its timing simulation
3_8_decoder
- 利用CASE语句的3-8译码器,3个为数据输入,3个为控制端,分别为S1,S2,S3,输出数据为八位-Use CASE statement 3-8 decoder, three for data entry, three for the control side, namely S1, S2, S3, output data for eight
S1_38yima
- 3-8译码器的VHDL语言实现的源程序代码-3-8Decoder
1
- vhdl 建立3-8译码器，这里面是步骤和代码-3-8 decoder vhdl established, and there are steps and code
decoder3_8
- 通过vhdl语言来实现简单的3--8译码器的制作-Vhdl language to achieve through a simple 3- 8 decoder making
chenxu
- 3—8译码器是由8个3输入“与非”门构成，采用VHDL语言描述，从行为、功能对3—8译码器进行描述，不仅逻辑设计的容易，而且阅读方便。-3-8 decoder input by 8 3 " and not" the door structure, use of VHDL language descr iption, from the behavior and function of the 3-8 decoder is described, not only the logic
decoder_3_to_8
- 在Quartus II 中用VHDL语言编写的3-8译码器程序-In the Quartus II VHDL language using 3-8 decoder program
VHDL
- 3-8译码器 与程序 164译码器 时钟编程的VHDL程序-3 to 8 decoder and program 164 decoder clock of VHDL program. Programming
3-8xianyimaqi
- VHDL语言实现3-8线译码器，带仿真波形图，和管脚分布图-VHDLLanguage 3-8 line decoder
38yimaqi
- 学习设计一个3/8译码器，并在实验板上验证； 2．学习使用VHDL语言进行逻辑设计输入； 3．学习设计仿真工具的使用方法； -Learning design a 3/8 decoder experiments, the board validation 2. Learn to use VHDL language to logical design input 3. Learning design simulation tools using methods
3-8decoder
- FPGA/CPLD的开发，基于VHDL语言编写的3-8译码器，供大家参考-Based on the VHDL language 3-8 decoder
3_8-decoder
- CPLD EPM1270 VHDL 3-8译码器。-CPLD EPM1270 VHDL 3-8 decoder.
3-8yimaqi
- 详细介绍了VHDL中3-8译码器，适合初学者-Details of the 3-8 decoder VHDL, suitable for beginners
3 8
- 用VHDL多种方法实现3-8译码器,元件例化(use VHDL realize 3-8decoder)
3-8译码器VHDL描述
- 在开发板FPGA：Spartan-3E 系列，型号：XC3S500E，封装：FGT320，速度-4；利用XIlinX编程，使用VHDL语言来描述组合逻辑器件3-8译码器(In the FPGA:Spartan-3E development board series, XC3S500E, FGT320, -4 package: speed; the use of XIlinX programming, using VHDL language to describe the combination
VHDL实现3-8译码器
- VHDL实现3-8译码器,使用VHDL硬件描述语言，实现简单的3-8译码器等功能。