搜索资源列表
a
- 模拟先进先出（FIFO）页面调度算法处理缺页中断-Analog FIFO (FIFO) scheduling algorithm page page fault handling
_6_key_isr
- 按键中断在nios中的处理，对学习nios有很大帮助-Nios in the key break in the treatment of great help in learning nios
LED_UART
- 介绍了UART的始初化，中断的使用，以及如何实现UART接收一段信号与处理-Introduced before the beginning of the UART, interrupt the use of, and how to handle UART receive a signal and
Xilinx_ISE_PPT(whole)
- Xilinx_ISE_大学计划使用教程PPT(全) Xilinx_ISE_大学计划使用教程PPT_1包括：Xilinx公司产品概述，Xilinx公司软件平台介绍，Xilinx公司ISE10.1软件 设计流程介绍，PicoBlaze的8位微控制器概述，PicoBlaze的简单处理解决方案，PicoBlaze的一个实例，PicoBlaze指令集详解； Xilinx_ISE_大学计划使用教程PPT_2包括： PicoBlaze指令集详解，KCPSM3 汇编器，KCPSM3编程语法，KCPS
32bit-RISC-CPU-IP
- 使用Verilog语言实现的RISC精简指令集CPU IP核，该CPU具有32位数据宽度，5级流水线结构和指令预判和中断处理功能，适合Verilog语言深入学习者参考。-Using the Verilog language implementation of RISC Reduced Instruction Set CPU IP cores, the CPU has a 32-bit data width, 5-stage pipeline structure and instruction p
fifo
- 模拟页式虚拟存储管理中硬件的地址转换和用先进先出调度算法处理缺页中断.虽然是文档文件，其源代码可以直接拷贝至C++运行，并且文档最后给出相应执行结果。-Simulation of the hardware address translation page of virtual storage management and FIFO scheduling algorithm for processing a page fault, although it is a document file an
cunchuguanli
- 模拟请求页式存储管理中硬件的地址转换和缺页中断，并用先进先出调度算法（FIFO）处理缺页中断；-Simulation request page storage management hardware address translation and page fault interrupt and FIFO scheduling algorithms (FIFO) processing a page fault
ip_uart
- uart控制器 包含了8位收发 16位收发 以及初始化及各种中断情况的处理-uart controller contains 8 transceivers 16 transceiver as well as initialization and various interrupt handling
interrupt
- 在atlys型号开发板上开发中断处理程序，用microblaze做处理器，两个GPIO作为外设，一个GPIO连接按键作为中断源，另外一个GPIO连接led外设，熟悉中断的处理流程。-Model development board developed in atlys interrupt handler do with microblaze processor, two GPIO as a peripheral, a GPIO connection button as an interrupt s
edge
- 基于NIOS的硬件中断例程，该程序通过一个外部按键来验证一下中断凼数癿处理过程。所用的软件为quartus和nios。主要分为硬件开发及软件开发两部分。-Based on NIOS hardware interrupt routine, the program by an external button to verify that the interrupt number Taipa 癿 process. The software used for the quartus and nios.
shuzicunchushiboqi
- 当输入信号进入数字式存储示波器时，通过A/D转换器将输入端的信号转换成相应的数字并存入存储器，该过程在采样时基电路的控制下不断地循环进行，而这时仪器的触发电路不断监测输入信号，看控制电路是否出现触发状态，一旦触发条件满足，则采样过程中断，处理器通过对存储器内采样数据的处理和显示，即可在屏幕上重现信号电压与时间的关系，也就是信号电压波形。-When the input signal into the digital storage oscilloscope, via A/D converter i
SGDMA_dispatcher
- SGDMA包含以下特性： l 根据描述符进行中断使能 l 包传输长度限制 l 视频帧缓冲驻留 l 不对齐存储器访问 l 静态和可编程突发处理 l 数据位宽高达1024-bit l 独立的收发描述符缓冲 l 支持64-bit地址 (必须使用 Qsys 12.1或之后的版本) l 4GB缓冲传输 l 可编程跨越（以字为单位） l 可编程添加描述符 l 用户可定制功能（提高逻辑和存储器利用率）-SGDMA includes the following f