搜索资源列表
VHDL 程序举例
- VHDL经典编成程序。有大概100个程序。包括键盘扫描等。- these are typical program of VHDL.there are almost 100 pieces of program.including program about keyboard scanning.
100Examples
- 有关于VHDL举例,FPGA/CPLD的运用方面的例子-for example VHDL, FPGA / CPLD to the use of the example
verilog_shili
- 计数器 锁存器 12位寄存器 带load，clr等功能的寄存器 双向脚（clocked bidirectional pin） 一个简单的状态机 一个同步状态机 用状态机设计的交通灯控制器 数据接口 一个简单的UART 测试向量（Test Bench）举例： 加法器源程序 相应加法器的测试向量test bench）
verilog
- 北大微电子学系于敦山老师的课件，介绍Verilog HDL、Cadence Verilog仿真器、可综合的Verilog HDL、设计举例、自动布局布线工具、Verilog的词汇约定等内容
VHDL_example
- VHDL应用举例，介绍了一些基本的VHDL编程示例，有利于初学者更好地掌握这一工具。
FPGAapllication
- FPGA应用举例，非常适合初学者，高手莫下
AHDL
- AHDL教程 硬件描述语言,Altera 的硬件描述语言AHDL,AHDL电路设计举例-Hardware descr iption language AHDL, Altera hardware descr iption language AHDL, AHDL circuit design example
MAX-PLUSII-soft
- MAX+PLUSII软件是一个功能强大，容易使用的软件包，它可以以图 形方式、文字输入方式（AHDL、VHDL和VERILOG）和波形方式输入设计文 件，可以编译并形成各种能够下装到EPROM和各种ALTERA器件的文件，还可 以进行仿真以检验设计的准确性，下面举例说明该软件的使用-MAX+ PLUSII software is a powerful, easy-to-use software package, which can graphically, text input me
20084142011081129
- VHDL设计举例：直流电机控制器.docgfddrhd-VHDL design, for example: DC motor controller. Docgfddrhd
verilog_examples_resource_code
- verilog学习资料，各种verilog代码，举例。-some examples for verilog
chap6
- 10个VHDL的经典实例，加法计数器中的进程，任务举例，测试程序，函数-10 VHDL classic example of the counter in the process of addition, tasks for example, test procedures, functions. . .
wsjscsq
- VHDL程序设计的应用举例：伪随机数产生器-VHDL Programming Application examples: pseudo-random number generator
89
- VHDL程序设计应用举例：89进制数字电源-VHDL programming and application example: 89 binary digital power supply
zl
- VHDL程序设计应用举例：直流电机控制器-VHDL programming and application examples: DC Motor Controller
3
- vhdl程序范例，包括测试向量，存储器举例，基本语法，状态机-vhdl program examples, including test vectors, the memory for example, basic grammar, state machine, etc.
CLanguageProgrammingForTheDevelopmentOfThoseGuidel
- 本文举例说明了如何用软件实现脉宽调制(PWM)，如何将该设计转换成一个可以在FPGA中运行的逻辑块，并能利用存储器映射I/O接口通过软件完成对该逻辑块的控制。- the paper illustrates how to use software pulse width modulation (PWM), how can the design into a run in the FPGA logic blocks, and can use memory mapped I/O Interface c
vhdl-lizi
- vhdl语言应用举例，例子程序，简单的程序例子，入门者学习用，vhdl语言应用举例，例子程序，简单的程序例子，入门者学习用-vhdl language application example, example program, a simple program example, beginners learn to use, vhdl language application example, example program, a simple program example, beginner
75_RAM
- vhdl语言写的ARM程序，语法举例使用，实用模块， -ARM program written in vhdl language, grammar, for example the use of practical modules, vhdl language to write the ARM program, the syntax for example the use of practical modules,
adder2
- 此源代码是基于Verilog语言的持续赋值方式定义的 2 选 1 多路选择器 、阻塞赋值方式定义的 2 选 1 多路选择器、非阻塞赋值、阻塞赋值、模为 60 的 BCD码加法计数器 、模为 60 的 BCD码加法计数器、BCD码—七段数码管显示译码器、用 casez 描述的数据选择器、隐含锁存器举例 ，特别是模为 60 的 BCD码加法计数器，这是我目前发现的最优源代码，应用于解码器领域。-This source code is based on the Verilog language def
VHDLrumenjilicheng
- VHDL入门及应用举例 老师强烈推荐的PPT 不可多得 -Introduction to VHDL example, a teacher recommendation and application of the PPT