CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 定时 控制

搜索资源列表

  1. 5555

    1下载:
  2. 微波炉定时器集成电路的设计 1、 控制状态机:工作状态状态转换。 2、 数据装入电路:根据控制信号选择定时时间、测试数据或完成信号的装入。 3、 定时器电路:负责完成烹调过程中的时间递减计数和数据译码供给七段数码显示,同时还可以提供烹调完成时间的状态信号供控制状态机产生完成信号。 -microwave timer IC design a control state machine : state of the state conversion work. 2, data l
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:299.04kb
    • 提供者:吴倩
  1. COUNT100

    0下载:
  2. 一个数字计数器,每100秒即输出一个脉冲信号,可用于定时控制-a digital counter, every 100 seconds is a pulse output signal can be used for timing control
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.23kb
    • 提供者:z9z9
  1. trafficlightvhdlcode

    0下载:
  2. VHDL实现的交通灯程序,可以定时南北和东西方向的交通灯信号,控制红黄绿各灯亮的时间,并考虑紧急情况如有救护车通过
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:568.41kb
    • 提供者:dongming
  1. simple_pic

    0下载:
  2. 简单可编程中断控制器,利用定时计数器的中断请求信号输出中断使能控制信号。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.19kb
    • 提供者:李利歌
  1. clock

    0下载:
  2. 两个按键控制校时的VHDL时钟源码,带定时闹钟和日历功能
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.04kb
    • 提供者:liu
  1. TimeControl

    0下载:
  2. 定时控制电路,计数到两分四十八秒停止计数
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:207.96kb
    • 提供者:Dustree
  1. mult

    0下载:
  2. 移位乘法器的输入为两个4位操作数a和b,启动乘法器由stb控制,clk信号提供系统定时。乘法器的结果为8位信号result,乘法结束后置信号done为1. 乘法算法采用原码移位乘法,即对两个操作数进行逐位的移位相加,迭代4次后输出结果。具体算法: 1. 被乘数和乘数的高位补0,扩展成8位。 2. 乘法依次向右移位,并检查其最低位,如果为1,则将被乘数和部分和相加,然后将被乘数向左移位;如果为0,则仅仅将被乘数向左移位。移位时,被乘数的低端和乘数的高端均移入0.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:127.16kb
    • 提供者:良芯
  1. traffic

    0下载:
  2. 此代码为多路交通灯控制,由红黄蓝分别来显示 其中定时可选 采用简单逻辑来实现
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:22.25kb
    • 提供者:郭曹
  1. AVR-program

    0下载:
  2. ATmega 16的各种代码含 AD转换 AT24C02的I2C DS1302 EEPROM读写 PWMO控制LED 按键 定时器0的快速PWM 定时器0的相位修正PWM 定时器0的溢出 定时器1的捕捉 异步串口UART 同步SPI-ATmega 16 a variety of code containing AD converter AT24C02 I2C DS1302 EEPROM read and write PWMO
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:313.75kb
    • 提供者:陈杰
  1. alarm-clock

    0下载:
  2. 该代码用VHDL实现了闹钟的定时和提醒功能。里面包含四部分代码,分别实现了60,30,2分频;键盘控制;外围控制;用quartus2软件就可以打开,压缩包中附有四个代码的仿真结果。-The VHDL code used to achieve the alarm clock to remind the timing and function. Code which contains four parts, namely a frequency 60,30,2 keyboard control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:17.95kb
    • 提供者:杨帆
  1. dianfengshan

    0下载:
  2. 能实现智能风扇控制,包括模式选择.摇头.定时等功能.-To achieve the smart fan control, including the mode selection. Shook his head. Timing functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.11mb
    • 提供者:龙龙
  1. top_clock

    0下载:
  2. VerilogHDL编译基本功能具有“秒”、“分”、“时”计时功能,小时按24小时制计时。具有校时功能,能对“分”和“小时”进行调整。扩展功能 仿广播电台正点报时。在59分51秒、53秒、55秒、57秒发出低音512Hz信号,在59分59秒时发出一次高音1024Hz信号,音响持续1秒钟,在1024Hz音响结束时刻为整点。 定时控制,其时间自定; 可任意设定时间的闹钟 自动报整点小时数 小时显示:可切换12小时/24小时显示-VerilogHDL compile the ba
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.43kb
    • 提供者:朱晨阳
  1. answer

    0下载:
  2. 本代码是一个定时抢答,当按下控制键后10秒后才可以进行抢答.-This code is an answer in time, when you press the control key can only proceed after 10 seconds after the Responder.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:332.03kb
    • 提供者:李嘉仪
  1. FPGA

    0下载:
  2. fpga时延与定时控制,描述了设计时的注意事项-FPGA time delay and timer control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:424.85kb
    • 提供者:hongshan
  1. ir_setup_w7

    0下载:
  2. 了解TMOD和TCOM原理 知道引脚和定时器、计数器的控制为-TMOD and TCOM to understand the principle that pin and timer control for the counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.62mb
    • 提供者:王坤
  1. LCD_timer_clock

    0下载:
  2. 液晶定时器时钟,通过定时器控制时间显示在lcd上-LCD timer clock, a timer control on the time display in the lcd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:22.4kb
    • 提供者:余木
  1. washing-machine-control

    0下载:
  2. 基于VHDL的洗衣机洗涤控制电路设计。洗衣机有强洗、标准、轻柔三种洗涤模式;三种洗涤定时;上电复位后的初始设定;启/停控制;洗涤定时精度。可在FPGA上实现。-VHDL-based washing machine control circuit design. Washing machine to wash with strong, standards, gentle washing three kinds of models three kinds of washing time afte
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.82mb
    • 提供者:
  1. src

    0下载:
  2. 12秒定时控制电路: 当12秒定时时间结束时,L1指示灯熄灭,L2指示灯以每秒5次速度闪烁。-12 seconds timing control circuit: When the 12 seconds when the timer expires, the indicator goes off L1 L2 indicator flashes 5 times per second speed.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:3.79kb
    • 提供者:自行车
  1. zhangnan11

    1下载:
  2. 一个基于FPGA的洗衣机正反转定时控制器,可以在开发板上实现控制和显示功能(A FPGA based washing machine is reverse timing controller, you can control and display functions on the development board)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-22
    • 文件大小:997kb
    • 提供者:Joanna_zn
  1. 1

    2下载:
  2. 设计一个用于篮球比赛的定时器。要求: (1)定时时间为24秒,按递减方式计时,每隔1秒,定时器减1; (2)定时器的时间用两位数码管显示; (3)设置两个外部控制开关,开关K1控制定时器的直接复位/启动计时,开关K2控制定时器的暂停/连续计时;当定时器递减计时到零(即定时时间到)时,定时器保持零不变,同时发出报警信号,报警信号用一个发光二极管指示。 (4)输入时钟脉冲的频率为50MHz.(Design a timer for a basketball match. Requirement
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:23kb
    • 提供者:LIMBO2K
« 12 »
搜珍网 www.dssz.com