CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 宝贵

搜索资源列表

  1. Farsight070714FPGA

    0下载:
  2. 一个高级培训班的内部资料,非常宝贵,读者可以掌握FPGA的基本思路
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:629.83kb
    • 提供者:binglu
  1. MCDESIGN

    0下载:
  2. VHDL详尽世界观 用于成品率的的语言,请大家 参考使用,并提出宝贵建议-VHDL detailed outlook for the yield of the language, please refer to the use, and put forward valuable suggestions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.52kb
    • 提供者:
  1. 2

    0下载:
  2. EDA设计开发的宝贵资料和课件,内容非常详细,是你毕业设计的好帮手.-EDA design and development of valuable information and courseware, content in great detail, the design is that you graduated from a good helper.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.95mb
    • 提供者:南才北往
  1. PWM

    0下载:
  2. 在一般MCU都没有自带PWM模块,必须通过定时器产生。虽然能够实现这个PWM,但是需要以浪费宝贵的定时器为前提。本例采用STC12C些列单片机的两路PWM模块产生两路PWM,占空比从0 --99 -In general, do not bring their own low-end MCU PWM module, must be the timer. Although able to achieve this PWM, but need to waste valuable timer as a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:53.73kb
    • 提供者:linjian
  1. nano-logic

    0下载:
  2. 本手册适用于使用NANO-LOGIC CPLD 系列开发板的用户。 一款较高端FPGA 开发板既可以做项目开发也可以配上一个“通用的基础设备接口 板”作为新人培训入门使用 本产品的推出旨在于方便用户扩展基础设备和初学者学习使用。在FPGA 产品的设计 中,在初期调试时为了方便调试和显示程序工作状态,经常会用到大量的调试接口,比 如灯、按键、液晶显示等设备;这些设备既浪费有限的FPGA 资源又浪费宝贵的板卡体 积。本开发板提供了通常用户调试程序所需要的基础输入输出和上位机通
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-18
    • 文件大小:719.9kb
    • 提供者:王培明
  1. Nios-II-I2C

    0下载:
  2. 使用开源的IIC MASTER Core,将它加载到NIOSII的AVALON总线上,这样对于NIOSII控制器而言,IIC MASTER就是一个硬件实现的控制器,用户通过调用API函数就能很容易的对IIC进行操作,而且IIC的运行并不占用NIOSII软核宝贵的资源和时间。 -Open source IIC MASTER Core,it is loaded into the AVALON bus NIOSII This NIOSII controller,IIC MASTER is a hard
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:12.88mb
    • 提供者:朱媛
  1. AT510-BU-98000-r0p0-00rel0

    6下载:
  2. CORTEX-M0处理器官方公开的源代码包!采用模糊网表生成,不可读但可综合可仿真可流片,还有testbench示例,很宝贵的资料!-CORTEX-M0 processor officially open source code package! Netlist generated by fuzzy, unreadable but comprehensive simulation can be taped, as well as testbench example, very valuable
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.17mb
    • 提供者:zyy
搜珍网 www.dssz.com