CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 实频

搜索资源列表

  1. light_telegraphic_code_four_frequency

    0下载:
  2. 实光电码盘的输出数据的四倍频,使码盘输出精度提高四倍。-real photoelectric encoder output data of the four frequency, accuracy encoder output increased by four times.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:291kb
    • 提供者:杨正贤
  1. rligght_telege

    0下载:
  2. 实光电码盘的输出数据的四倍倍频,使码盘输出精度提高四倍。-Four times the multiplier of the output data of the real optical encoder, the encoder output precision increased by four times.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:292.86kb
    • 提供者:偏见
  1. exp15

    0下载:
  2. 本实验的任务就是设计一个秒表,由于计时时钟信号为50MHz,因此需要对系统时钟进行500000分频才能得到。另外为了控制方便,需要一个复位按键、启动计时按键和停止计时按键,分别选用实验箱按键模块的KEY0、KEY1和 KEY2,按下KEY0,系统复位,所有寄存器全部清零;按下KEY2,秒表启动计时;按下KEY1,秒表停止计时,并且七段码管显示当前计时时间,如果再次按下KEY2,秒表继续计时,除非按下KEY0,系统才能复位,显示全部为0000--00。-The task of this exper
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:698.33kb
    • 提供者:真三战魂
  1. 10-sequence-detector

    0下载:
  2. 本系统采用实验箱的48MHz时钟作为输入时钟,将其分频得到计数器计数频率和序列检测器检测序列频率-The system uses a 48MHz clock experimental box as the input clock, to get the counter frequency divider and serial sequence frequency detector
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:41.17kb
    • 提供者:陈颖
  1. piano

    0下载:
  2. 电子琴 原创 作业 VHDL 采用计数器分频,内含简单儿歌数首,爱迪克EDA实验箱,有数码管与LED显示,采用键盘式输出,两行,中音高音。(Electronic piano original work VHDL, using counter frequency division, contains a few simple nursery rhyme, Edik EDA experimental box, there are digital tube and LED display, usin
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:1.05mb
    • 提供者:qengleikangjen
搜珍网 www.dssz.com