CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 引用

搜索资源列表

  1. FIFO

    0下载:
  2. 用VERILOG写的FIFO程序,可以直接引用经本人测试-VERILOG written using FIFO procedures, can be directly invoked by the I test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.07mb
    • 提供者:李俭
  1. emny

    0下载:
  2. cpld/fpga vhdl语言rom 引用的简单例子-cpld/fpga vhdl language rom cited a simple example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:390.99kb
    • 提供者:chen
  1. IR_PT2222

    0下载:
  2. 使用FPGA开发板,VHDL语言写的一个红外线解码模块, 部分代码制作细微修改即可引用于不同红外线芯片。稳定度高(一再开发板上调试通过)-Using the FPGA development board, VHDL language to write an infrared decoder module Making minor changes to some of the code refer to different infrared chip. High stability (re
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:501.77kb
    • 提供者:lkh
  1. 2cpu

    0下载:
  2. 片上系统设计思想与源代码分析 CPU合集,多个文件,可直接引用-SoC design and source code analysis CPU collection, multiple files can be directly referenced
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:186.97kb
    • 提供者:谢伟峰
  1. PROCESS_CLARA_4

    0下载:
  2. 引用了TXT文档数据导入激励数据源的方法-TXT document referenced data into the data sources for excitation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.37kb
    • 提供者:houyongchang
  1. synchronization-clock-generation

    0下载:
  2. 引入了D 触发器的长帧同步时钟的产生,其是一个时钟分频的例子,特别提醒了如何在程序中引入触发器,适合初学者引用。-The introduction of the D flip-flop of long frame synchronization clock generation, it is an example of a clock divider, remind how the introduction of the program Trigger reference for begin
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:185.78kb
    • 提供者:快乐天使
  1. FPGA-MUSIC

    0下载:
  2. 这是基于fpga的音乐发生器,论文哦,亲,只能参考,不能全部引用的哦-Fpga-based music generator, the paper Oh, pro, the only reference can not be referenced in all
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:198.42kb
    • 提供者:王国
  1. 1324702

    1下载:
  2. 一个工业机器人和CNC加减速规划的论文,1994年的,非常老,但是详细说明了卷积方法的过程。而这个方法国内的论文基本都是引用这篇论文,但是没几个人看过。国内基本找不到,这篇论文一个棒子写的,找遍中国的各种数据库都没有,后来托国外留学的同学下载的。-Software acceleration/deceleration methods for industrial robots and CNC machining tools
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:747.23kb
    • 提供者:刘开发
  1. ADDER

    0下载:
  2. 超前进位加法器。时序好,功能可靠.工程引用已经验证。-Lookahead adder. Timing is good, functional and reliable
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:598byte
    • 提供者:王建军
  1. 4weiquanjiaqi

    0下载:
  2. 4位全加器由3个模块构成。首先,通过实例引用基本门级元件xor、and定义底层的半加器模块halfadder,接着实例引用两个半加器模块halfadder和一个基本或门元件or组合成为全加器模块fulladder,最后实例引用4个1位的全加器模块fulladder构成4位全加器的顶层模块-4 full adder by the three modules. First, the basic gate-level component instance references xor, and def
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:393.37kb
    • 提供者:wancaihong
  1. serial

    0下载:
  2. 很好用的串口收发FPGA程序,代码简洁,想要的朋友们可以直接引用到子程序里,可以直接使用,经过多年工程应用了。告别大段的繁琐的官方串口程序吧。-Good use of serial transceiver FPGA program, code simple, and friends want to be a direct reference to the subroutine can be used directly, after years of engineering application
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5.87kb
    • 提供者:孙飞
  1. lcd16x2_ctrl

    0下载:
  2. lcd16*2初始化源码,verilog 可直接引用-lcd16*2 initialization
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.92kb
    • 提供者:钟颖
  1. 前面板装饰上色

    1下载:
  2. 本程序为版本labview2013,获取前面板引用句柄再获取装饰组,循环设置装饰颜色
  3. 所属分类:VHDL编程

搜珍网 www.dssz.com