搜索资源列表
DSPBuilderFIR.files
- 在信息信号处理过程中，如对信号的过滤、检测、预测等，都要使用滤波器，数字滤波器是数字信号处理（DSP，DigitalSignalProcessing）中使用最广泛的一种器件。常用的滤波器有无限长单位脉冲响应（ⅡR）滤波器和有限长单位脉冲响应（FIR）滤波器两种[1]，其中，FIR滤波器能提供理想的线性相位响应，在整个频带上获得常数群时延从而得到零失真输出信号，同时它可以采用十分简单的算法实现，这两个优点使FIR滤波器成为明智的设计工程师的首选，在采用VHDL或VerilogHDL等硬件描述语言设
vhdl-expert
- VHDL高级，在VHDL入门和深入的基础上，介绍VHDL的一些编程技巧，及性能优化措施。
EDA
- 利用 VHDL 设计的许多实用逻辑系统中，有许多是可以利用有限状态机的设计方案来 描述和实现的。无论与基于VHDL 的其它设计方案相比，还是与可完成相似功能的CPU相 比，状态机都有其难以逾越的优越性，它主要表现在以下几方面： h由于状态机的结构模式相对简单，设计方案相对固定，特别是可以定义符号化枚举 类型的状态，这一切都为 VHDL 综合器尽可能发挥其强大的优化功能提供了有利条件。而 且，性能良好的综合器都具备许多可控或不可控的专门
senior-FPGA-design-tech_Xilinx
- 高级FPGA设计技巧，教你如何综合，如何PR，如何做性能优化，让你一步一步成为FPGA设计高手-Advanced FPGA design skills, teach you how to integrate, how to PR, how to do performance optimization, so you step by step to become a master FPGA Design
DAC
- DACADC资料，10bit300MSsDAC6V输出摆动； 10bit500MSPS分段DAC性能优化；用DAC产生Nyquist-WDM信号等-DACADC information, 10bit300MSsDAC6V output swing 10bit500MSPS segmented DAC performance optimization produced by DAC Nyquist-WDM signals
if_single
- 所以从语法上讲，多if语句（if... if… if…）可以建模具有优先级的条件判断结构；而单if语句（if...else if…else if…）和case语句可用于建模不带优先级的条件判断。但是随着综合工具优化能力的不断增强，新型的综合工具大多时候会自动优化掉优先级结构，以减少芯片面积，提高时序性能。另外，条件结构的综合结果是否带有优先级不但取决于综合工具的类型和版本，还和目标器件或目标库有直接关系-Therefore, grammatically, and more if statemen
vscnfet_1_0_1
- CNFET VS-MODEL verilog-A 描述，用于Hspice仿真模型，优化MOSFET性能- stanford