CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 数字检测

搜索资源列表

  1. DSPBuilderFIR.files

    0下载:
  2. 在信息信号处理过程中,如对信号的过滤、检测、预测等,都要使用滤波器,数字滤波器是数字信号处理(DSP,DigitalSignalProcessing)中使用最广泛的一种器件。常用的滤波器有无限长单位脉冲响应(ⅡR)滤波器和有限长单位脉冲响应(FIR)滤波器两种[1],其中,FIR滤波器能提供理想的线性相位响应,在整个频带上获得常数群时延从而得到零失真输出信号,同时它可以采用十分简单的算法实现,这两个优点使FIR滤波器成为明智的设计工程师的首选,在采用VHDL或VerilogHDL等硬件描述语言设
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:93.87kb
    • 提供者:yaoming
  1. sequence_inspector

    0下载:
  2. 序列检测器可用于检测一组或多组二进制码组成的脉冲序列信号,这在数字通信领域中有广泛的应用。当序列检测器连续收到一组二进制码后,如果这组码与检测器中预先设置的码相同,则输出1,否则输出0。由于这种检测的关键在于正确码的收到必须是连续的,这就要求检测器必须记住前一次的正确码及正确序列,直到连续的检测中收到每一位都与预置数的对应码相同。在检测过程中,任何一位不相等都将回到初始状态重新开始检测。并附有测试程序-Sequence detector can be used to detect one or
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1kb
    • 提供者:zhaohongliang
  1. schk

    0下载:
  2. 实现8位数据的输入检测功能,如与预先输入的数字相同则输出A,否则输出B-To achieve 8-bit data input detection function, such as with the pre-enter the same number as output A, or output B
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:45.6kb
    • 提供者:
  1. zidongpinlv

    0下载:
  2. 4位自动换挡数字频率计设计 1、 由一个4位十进制数码管(含小数点)显示结果; 2、 测量范围为1Hz~9999KHz; 3、 能自动根据7位十进制的结果,自动选择有效数据的高4位进行动态显示(即量程自动转换),小数点表示是千位,即KHz; 4、 为检测设计正确与否,应将时钟通过PLL和手控分频器产生宽范围的多个频率来测试自动换档频率计功能。 -4 automatic transmission design a digital frequency meter, by a 4
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:346.27kb
    • 提供者:李伦特
  1. DBF_multiroad_receiver_check_technology

    0下载:
  2. DBF技术是在原来模拟波束形成原理的基础上,引入数字信号处理方法之后建立的一门雷达新技术。数字波束形成就是用数字方式将由于传感器在空间位置不同引入的传播程差导致的相位差进行补偿,从而实现各路信号之间信号同相叠加,使得观测方向能量最大接收,形成特定方向上目标信号检测。-DBF technology is in the original analog beamforming based on principle, after the introduction of digital signal pr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:140.9kb
    • 提供者:管吉兴
  1. 2345676588FPGAxiebofenxi

    0下载:
  2. 本文给出一种基于FPGA的新型谐波检测系统的设计方案。在该方案中,采用FPGA实现快速的FFT运算,采用数字锁相环来同步被测信号,以减小由非同步采样所产生的误差并给出实现的设计实现。数字锁相环和FFT算法用VHDL语言设计实现,该方案能提高谐波分析的精度以及响应速度,同时大大地精简了硬件电路, 系统升级非常方便。-This paper presents a new FPGA-based harmonic detection system design. In the scheme, using
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:17.75kb
    • 提供者:何正亚
  1. CMMBFRAMETEST

    0下载:
  2. 中国移动手机数字电视标准CMMB帧头检测及信息处理功能-Chinese digital TV standards CMMB mobile phone and information processing frame detection
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:22.29kb
    • 提供者:xu
  1. Digital-Noise-Defect

    0下载:
  2. 一本很好的关于介绍检测数字噪声的起源的书籍-this is a good book for Digital Noise Monitoring of Defect Original
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-02-08
    • 文件大小:2.03mb
    • 提供者:袁园
  1. edge_detector

    0下载:
  2. 基于CPLD的数字图像边缘检测算法的实现(VHDL源程序)-EDGE DETECIOR
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.27kb
    • 提供者:郭以勋
  1. lundui_filter

    0下载:
  2. 用于现场检测数字滤波程序,采用Verilog语言编写-Digital filtering procedures for field testing, the use of Verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.03mb
    • 提供者:
  1. FPGASquare-RootRaised-CosineFilter

    0下载:
  2. 数字通信系统中, 基带信号的频谱一般较宽, 因此 传递前需对信号进行成形处理, 以改善其频谱特性,使 得在消除码间干扰与达到最佳检测接收的前提下,提高信道的频带利用率。目前,数字系统中常使用的波形成形滤波器有平方根升余弦滤波器、 高斯滤波器等。设计方法有卷积法或查表法, 其中: 卷积法的实现,需要消耗大量的乘法器与加法器,以构成具有一定延时的流水线结构。为降低硬件消耗,文献提出了一种分-FPGA Implementation of Square Root Raised Cosine Pu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:184.46kb
    • 提供者:xing
  1. 3

    0下载:
  2. 序列检测器。用于检测一组由二进制码组成的脉冲序列信号,在数字通信中有着广泛的应用。当序列检测器连续收到一组串行二进制码后,如果这组码与检测器中预先设置的码相同,则输出A,否则输出B。由于这种检测的关键在于正确码得收到必须是连续的,这就要求检测器必须记住前一次的正确码以及正确序列,直到在连续的监测中所收到的每一位码都与预置的对应码相同。在监测过程中,任何一位不相等都将回到某一状态(并不一定是初始状态)。-Sequential detector
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:3.31kb
    • 提供者:成思远
  1. dso

    0下载:
  2. 基于fpga的简易数字存储示波器设计,包含采样,检测触发,波形存储等模块功能-Fpga-based design of simple digital storage oscilloscope, including sampling, testing the trigger, waveform storage module functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:874.75kb
    • 提供者:kaikai
  1. cymometer

    0下载:
  2. PIC16单片机设计的数字频率计,检测输入信号的频率.(包括一个.H头文件,建议阅读一下)-PIC16 MCU designed digital frequency meter, detects the input frequency. (Including a. H header files, I recommend reading it)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.15kb
    • 提供者:eric
  1. EDA-experiments-based-on-VHDL

    0下载:
  2. 上传的文件包括E有关EDA实验的程序,比如FIFO,秒表,数字钟,七段数码管,状态机检测序列-The files uploaded contain some source code of EDA experiments based on VHDL, such as FIFO, digital clock, stop watch, digital tubes and sequential detector.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:4kb
    • 提供者:shi xin
  1. hai1tongji

    0下载:
  2. 含1数字电路设计,检测一串2进制代码中1的个数并在FPGA试验箱中用数码管进行显示-Containing a digital circuit design, testing a number in a string of binary code and test chamber used in the FPGA digital tube display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:507.29kb
    • 提供者:longway
  1. blank

    0下载:
  2. 监控摄像头传入数据,通过芯片TVP5150转换成数字信号,其中sav_check.vhd检测帧头,converter.vhd将信号转换成Y,Cb,Cr格式,最后write_blank.vhd重新组建完整数字信号,最后通过ADV7171转成模拟信号输出到监视器上。这中间,可以对Y做各种图像处理,如滤波处理,均衡处理,只需要在converter之后添加处理文件即可。-Surveillance camera incoming data through the chip TVP5150 converte
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6.28mb
    • 提供者:丁会
  1. MOTION_DECT

    1下载:
  2. 在EP3C16 FPGA开发板上实现了对数字摄像头的数据采集,颜色空间变换并进行摄像头中的运动物体进行检测,并实时的显示在VGA显示器上。使用quartus 10.0打开,注意不要使用中文路径。-In EP3C16 FPGA development board to achieve the right digital camera for data acquisition, color space conversion and for the camera to detect moving ob
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-24
    • 文件大小:1.53mb
    • 提供者:恣意
  1. cpc1

    0下载:
  2. 实现序列检测的功能,对特定数字序列成功的检测-Achieve the function of sequence detection for detecting the success of a particular sequence of numbers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:27.79kb
    • 提供者:蔡鹏程
  1. Audio_whistle_suppressor

    0下载:
  2. 探讨了一种数字移频法啸叫检测与抑制音频功率放大实验测试系统设计方案,用来实现带啸叫检测与抑制音频功率放大.系统以 FPGA 为控制核心(This paper has designed a testing system for an audio power amplifier with howling detection and suppression which is used to achieve howling detection and suppression audio power am
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:19.55mb
    • 提供者:Justin小强子
« 12 »
搜珍网 www.dssz.com