CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 数码管时钟

搜索资源列表

  1. 基于VHDL 的数字时钟

    1下载:
  2. 用VHDL实现时钟的显示,包括七段数码管和lcd1602字符液晶,可以显示十分秒,年月日
  3. 所属分类:VHDL编程

    • 发布日期:2009-11-15
    • 文件大小:336.94kb
    • 提供者:minmindianzi
  1. digitalclockvhdl

    0下载:
  2. EAD设计VHDL语言环境数字时钟数码管显示方案,包括时间设置、调整等。-VHDL language environment EAD design digital digital clock display, including time for setup, adjustment.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:8.19kb
    • 提供者:王丽
  1. VHDL

    0下载:
  2. DEMO2 数码管扫描显示电路/DEMO4 计数时钟 DEMO5 键盘扫描设计/DEMO6 波形发生器/DEMO7 用DAC实现电压信号检测/DEMO8 ADC电压测量/DEMO9 液晶驱动电路设计-DEMO2 digital tube display circuit scan/DEMO4 count clock scan design DEMO5 keyboard/DEMO6 Waveform Generator/DEMO7 implementation by DAC voltage si
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:718.84kb
    • 提供者:wang
  1. myled4

    0下载:
  2. 四位动态数码管显示数字时钟的分位和秒位。工具:Quartus ii 6.0 语言:VHDL-4 shows the number of dynamic digital tube digital clock and seconds bit. Tools: Quartus ii 6.0 Language: VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:187.16kb
    • 提供者:杨晴飞
  1. SEG7_Timer

    0下载:
  2. 七段数码管时钟显示的verilog程序,开发环境quartusII7.0-Seven-segment digital tube display clock verilog program development environment quartusII7.0
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.62mb
    • 提供者:杜征宇
  1. peter

    0下载:
  2. 七段数码管时钟动态显示 可显示 分秒时、并可以进行时分秒的加减设置-FUCK
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:931byte
    • 提供者:Peter
  1. sevenlight

    0下载:
  2. 自己编写的一些关于用verilog的七段数码管时钟显示-seven
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:815.39kb
    • 提供者:鲁金屏
  1. ok1302

    0下载:
  2. 单片机时钟驱动DS1302的LED数码管时钟程序-MCU clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:3.21kb
    • 提供者:ydh
  1. 51_clock_C

    0下载:
  2. 51 单片机 12个led循环移动显示 4位共阳数码管 时钟显示C 程序-51 single cycle of 12 led moving display four common anode LED clock display C program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:32.06kb
    • 提供者:tangxuewen
  1. clock

    0下载:
  2. verilog编写的8位数码管时钟,可现实秒,分,时-8 digital tube clock written in verilog reality of seconds, minutes, hours
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:3.29kb
    • 提供者:李金锴
  1. ck1

    0下载:
  2. 用FPGA实现的数码管时钟,使用的是Nexys4开发板,所以使用了视觉暂留原理实现数码管的显示。-FPGA implementation with digital clock, using Nexys4 development board, so the use of the principle of persistence of vision to realize digital tube display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:524.73kb
    • 提供者:mmhy
  1. smg_clock

    0下载:
  2. 基于FPGA开发板的数码管时钟代码,可用无误差,分别有时分秒。-a led clock verilog code,it can be used on fpga board,it can dispaly hour、minite and second.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:956byte
    • 提供者:lee
  1. disp

    0下载:
  2. 可以计时,显示时间。这个程序使用10MHz的时钟信号转为1Hz和500Hz的信号作为输入,来驱动显示数码管时间的。(You can clock and display time.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-22
    • 文件大小:1kb
    • 提供者:天快亮了
  1. pinlvxianshi

    0下载:
  2. 通过FPGA中的时钟信号分频作为基准频率,将另一频率作为输入与之比较,并在数码管显示输入频率。(The frequency division of the clock signal in the FPGA is used as the reference frequency, the other frequency is used as input, and the input frequency is displayed in the digital tube.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:8.04mb
    • 提供者:狄克推多
  1. baduanshumaguan

    0下载:
  2. 用VHDL语言设计并实现一电路,其功能是8个数码管分别显示数字0-7。首先是数码管0显示0,其他数码管不显示;然后是数码管1显示1,其他数码管不显示;依此类推,数码管7显示完后再显示数码管0,这样循环下去。(提示:数字0-7的循环可以使用8进制计数器对1Hz的时钟信号进行计数得到,计数器的输出送到BCD到七段数码管的译码器,由其驱动数码管显示相应的数字。)(Using VHDL language to design and implement a circuit, its function is
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-03
    • 文件大小:108kb
    • 提供者:一个人丶
  1. clock

    1下载:
  2. 自己开发的电子时钟小程序,通过数码管显示时间,key1和key2控制校时校分,key3切换时钟模式和闹钟模式,切换到闹钟模式再按key1和key2即可设定闹钟时间。key4控制开启/关闭闹钟。有整点报时功能。(Self developed electronic clock applet, through the digital tube display time, key1 and key2 control time correction, Key3 switch clock mode and
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:8.91mb
    • 提供者:军犬
  1. 1

    2下载:
  2. 设计一个用于篮球比赛的定时器。要求: (1)定时时间为24秒,按递减方式计时,每隔1秒,定时器减1; (2)定时器的时间用两位数码管显示; (3)设置两个外部控制开关,开关K1控制定时器的直接复位/启动计时,开关K2控制定时器的暂停/连续计时;当定时器递减计时到零(即定时时间到)时,定时器保持零不变,同时发出报警信号,报警信号用一个发光二极管指示。 (4)输入时钟脉冲的频率为50MHz.(Design a timer for a basketball match. Requirement
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:23kb
    • 提供者:LIMBO2K
  1. seg_1

    0下载:
  2. 计时模块,数码管显示,格式:时,分,秒。用于初学者参考学习(Time module, digital tube display, format: time, minute, second)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-30
    • 文件大小:5.6mb
    • 提供者:1Q84
  1. FPGA_实时时钟设计

    0下载:
  2. 通过配置DS1302芯片来实现实时时钟的监测,我们通过通过控制2个按键来选择我们要在数码管上显示的时间,按下按键1我们来显示周几,按下按键2来显示年月日,不按显示时分秒,这样显示复合我们的数字表的显示(By configuring DS1302 chip to monitor the real-time clock, we select the time that we want to display on the digital tube by controlling 2 keys. Pres
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:348kb
    • 提供者:硅渣渣
  1. 电子时钟

    0下载:
  2. 基于DE2-115的数字时钟 1.液晶显示,数码管显示 2.整点报时 3.闹钟 4.设置时间 5.设置闹钟(Digital clock based on DE2-115 1. LCD display, digital tube display 2. whole point 3. alarm clock 4. setting time 5. set the alarm clock)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2021-01-10
    • 文件大小:4.69mb
    • 提供者:AZ1111
« 12 3 4 5 6 7 8 »
搜珍网 www.dssz.com