CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 数码

搜索资源列表

  1. display

    0下载:
  2. 一个用VHDL语言编写的七段数码管显示程序,后续还有分频器、数据选择器、计数器程序等软件平台是Quartus II 7.2 ,最后通过这些小的模块可以组合起来制作出一个时钟或者其它的任意进制计数器,适合初学者,通过这些程序,刚接触VHDL的学习者可以一步步的去认识和了解VHDL,最后通过设计一个具有实用功能的电路,来增加学习者的成就感和学习兴趣。所有程序软硬件调试都成功通过,硬件平台是自己学校设计的一块开发板,要了解的可以联系本人。联系QQ:782649157 -Written in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:234240
    • 提供者:QQ
  1. jiaotongdeng

    0下载:
  2. 用VHDL做的一个交通灯的实验,这个程序的主要功能是:有8个灯,主路和支路分别增加了转弯的灯;有救护车,当救护车按键为高电平时,产生救护车中断,主路和支路红灯亮。同时数码管在当前计数值和全0之间循环显示;有喇叭voice;-Use VHDL to do a traffic light experiment, the main functions of this program: There are eight lights, the main road and slip roads increa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:12877
    • 提供者:
  1. FREQTEST.tar

    0下载:
  2. VHDL写的16进制显示数字频率计,用8位数码管显示-16 hexadecimal display digital frequency meter VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:368019
    • 提供者:吴涛
  1. yimaqi

    0下载:
  2. 四输入译码器,转换成为十六进制共阴极数码管显示,从0~F.-4 input decoder, be converted into hexadecimal common cathode LED display, from 0 ~ F.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:182022
    • 提供者:安博
  1. led7

    0下载:
  2. 一个用Verilog语言实现的七段数码管显示。包含工程文件和实现文档。-One with the Verilog language implementation of the seven-segment LED display. And the achievement of the document contains the project file.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:75012
    • 提供者:文闯
  1. 3.3

    0下载:
  2. 编码-译码显示电路 输入按键0-9 用数码管显示输入数据-Encoding- decoding display circuit input keys 0-9 shows the input data with a digital control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:58077
    • 提供者:徐正达
  1. SHUMAGUAN

    0下载:
  2. 数码管动态显示0到9数码管动态显示0到9-SHUMAGUAN
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:272879
    • 提供者:何言明
  1. VHDL

    0下载:
  2. 分频跑马灯数码管示范代码能实现分频跑马灯数码管示范-Crossover Marquee digital control Model Code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:5422
    • 提供者:wst
  1. seven_lcd

    0下载:
  2. 七段数码管显示的时钟程序VHDL代码 ISE编译环境-SEVEN seg VHDL ISE CLOCK
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:594032
    • 提供者:gaoshang
  1. yima

    0下载:
  2. 很简单的译码器,实现四位输入,完成0-9数码管显示,简单好用-A very simple decoder to achieve four inputs, 0-9 to complete the digital tube display, simple and easy to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:27101
    • 提供者:夏强
  1. paobiao

    0下载:
  2. 基于Verilog HDL的完整数字跑表工程,在试验机台上运行验证通过了的。 用8位7段数码管分别显示微妙,秒,分。 有开始,暂停,复位功能。 学习VerilogHDL的经典例子,添加了显示功能。-Complete Verilog HDL-based digital stopwatch works in the test machine is running verify pass the platform. With 8-bit 7-segment digital tube sho
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:571378
    • 提供者:alvin
  1. user_logic_SEG7_LUT_8

    0下载:
  2. freeDev数字应用开发板中的七段数码管的IP核的verilog实现-freeDev digital application development boards in the seven-segment digital tube of the IP core implementation of the verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:2087
    • 提供者:武忡波
  1. dianti

    0下载:
  2. 1.每层电梯入口处设有上下请求开关各1个,电梯内设有乘客到达层次的数字开关。电梯当前所在的楼层位置用一位数码管显示,用一只发光二极管显示开门/关门状态,用发光二极管显示每层的上下请求状态; 2.显示电梯当前所处位置和电梯上行下行及开门,关门状态; 3.电梯到达有停靠站请求的楼层后,电梯门就会自动打开门指示灯亮,开门3秒钟后; 4.电梯门自动关闭(开门指示灯灭)电梯继续运行; 5.对电梯开门时间可以提前关门(按关门按钮); 6.能记忆电梯内外的所有请求信号,并按照电梯运
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:2060
    • 提供者:kxsh
  1. mimasuo

    0下载:
  2. 设计一个具有较高安全性和较低成本的通用电子密码锁,其具体功能要求如下:(1) 数码输入:每按下一个数字键,就输入一个数值,并在显示器上的最右方显示出该数值,同时将先前输入的数据依序左移一个数字位置。(2) 数码清除:按下此键可清除前面所有的输入值,清除成为“0000”。(3) 密码更改:按下此键时会将目前的数字设定成新的密码。(4) 激活电锁:按下此键可将密码锁上锁。(5) 解除电锁:按下此键会检查输入的密码是否正确,密码正确即开锁。 -Design of a high security
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:2290
    • 提供者:kxsh
  1. baheyouxiji

    0下载:
  2. 拔河游戏机, 1、 设计一个能进行拔河游戏的电路。 2、 电路使用15个(或9个)发光二极管,开机后只有中间一个发亮,此即拔河的中心点。 3、 游戏双方各持一个按钮,迅速地、不断地按动,产生脉冲,谁按得快,亮点就向谁的方向移动,每按一次,亮点移动一次。 4、 亮点移到任一方终端二极管时,这一方就获胜,此时双方按钮均无作用,输出保持,只有复位后才使亮点恢复到中心。 5、 用数码管显示获胜者的盘数。教学提示: 1、 按钮信号即输入的脉冲信号,每按一次按钮都应能进行有效的计数。 2、 用可逆计数器的加
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:6109
    • 提供者:kxsh
  1. verilog_seg7

    0下载:
  2. 买的Altra公司的一款Max II EPM1270T144的电路板,其中的一个用Verilog HDL 编写的驱动数码管的程序,完全可用。-Altra Inc. bought a Max II EPM1270T144 circuit board, one written in Verilog HDL using the digital controls process-driven, fully available.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:301147
    • 提供者:Li xiaohu
  1. songxiugai

    0下载:
  2. 乐曲演奏电路,能演奏歌曲,同时在数码管上显示演奏的乐曲音符的数字。-Music concert circuit, can play songs at the same time in the digital tube displays the number of notes played music.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:409400
    • 提供者:方周
  1. trafficxiugai

    0下载:
  2. 交通灯电路,南北方向和东西方向分别按绿灯、黄灯、左拐灯、黄灯、红灯的顺序两灭,数码管显示相应的灯亮的时间的倒计时。已通过编译和仿真。-Traffic light circuit, north-south direction and east-west direction respectively green, yellow light, left light, yellow light, red light destroy the order of two, a digital LED disp
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2131545
    • 提供者:方周
  1. shizhong4

    0下载:
  2. 用VHDL语言设计的24小时计数器,并在数码管上显示-VHDL language design with 24-hour counters, and digital tube display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:50306
    • 提供者:彭红
  1. jtd

    0下载:
  2. 主干道和支道红,绿,黄灯变化,并在数码光上显示出时间-Trunk Road and support Road, red, green, yellow change, and digital light show time for
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:3893
    • 提供者:余涛
« 1 2 ... 11 12 13 14 15 1617 18 19 20 21 ... 50 »
搜珍网 www.dssz.com