CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 时变

搜索资源列表

  1. VERILOGSELE

    0下载:
  2. 运用always 块设计一个八路数据选择器。要求:每路输入数据与输出数据均为4 位2进制数,当选择开关(至少3 位)或输入数据发生变化时,输出数据也相应地变-always use a block design options for the Eighth Route Army data. Requirements : every road input data and output data are four two-band number, When choosing to switch (a
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:14.59kb
    • 提供者:周正华
  1. traffic

    0下载:
  2. xilinx完成一个模拟的十字路口交通信号灯,主干道上的绿灯时间为30s,支干道的绿灯时间为30s,且交通灯从绿变红时,有6s黄灯亮的时间间隔。当然每种状态的倒计时的时间值应显示到LED数码管上。
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:92.64kb
    • 提供者:haolj
  1. mult

    0下载:
  2. 移位乘法器的输入为两个4位操作数a和b,启动乘法器由stb控制,clk信号提供系统定时。乘法器的结果为8位信号result,乘法结束后置信号done为1. 乘法算法采用原码移位乘法,即对两个操作数进行逐位的移位相加,迭代4次后输出结果。具体算法: 1. 被乘数和乘数的高位补0,扩展成8位。 2. 乘法依次向右移位,并检查其最低位,如果为1,则将被乘数和部分和相加,然后将被乘数向左移位;如果为0,则仅仅将被乘数向左移位。移位时,被乘数的低端和乘数的高端均移入0.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:127.16kb
    • 提供者:良芯
  1. travel

    0下载:
  2. 自己做的vhdl课程设计,交通灯:实现主干道倒计时,分别为30,20,5秒,分情况:当主干道有车时,红黄绿交替,当只一个道路上有车时,那个道的交通灯变绿色,利用max+plus2做成,使用flex8000,epf8282alc84_4只用加一个38译码器模块即可,使用别的板子也可以运行-VHDL to do their own curriculum design, traffic lights: the realization of the trunk road countdown, 30,20
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:517.67kb
    • 提供者:安治州
  1. data_transmission

    0下载:
  2. 并行数据流转换为一种特殊的串行数据流 重点在通信协议的实现上 注意同一时钟驱动几个信号时,若信号需要分别使用跳变沿或电平有效,那么分别用时钟的不同沿进行驱动-Parallel data streams into a special kind of serial communication protocol data stream focuses on the realization of the same clock-driven attention to a few signals,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:444.43kb
    • 提供者:luosheng
  1. crossroadtrafficlights

    0下载:
  2. 十字路口交通管理器设计,甲、乙道路交替通行,每次通行时间30s 交替通行时刻,要求有5s的准备时间,即每次绿灯变红灯时,黄灯应先亮5s。而红灯变绿灯则不需要亮黄灯 -Intersection traffic management design, A and B alternate access road, each turn of access time access time of 30s, 5s required preparation time, which changes eac
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:3.37kb
    • 提供者:张建林
  1. AnApproachBasedonFPGAtoAccelerateAccomplishingReco

    0下载:
  2. 提出一种在 FPGA 上实现发射光谱层析技术 SIRT算法时 ,在原有资源不变的情况下 ,加速系统运算的方法。该方法把矩阵分块理论的数学原理和 FPGA 具有并行运算能力的优势有机结合 ,使运算速度有效提升。-An approach based on FPGA to accomplish Simultaneous Iterative Reconst ruction Technique (SIRT) of Emis2 sion Spect ral Tomography ( EST) is pr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:370.32kb
    • 提供者:wkd
  1. trafficlight

    0下载:
  2. 交通信号控制器的VHDL设计 设计任务:模拟十字路口交通信号灯的工作过程,利用实验板上的两组红、黄、绿LED作为交通信号灯,设计一个交通信号灯控制器。要求: (1) 交通灯从绿变红时,有4秒黄灯亮的间隔时间; (2) 交通灯红变绿是直接进行的,没有间隔时间; (3) 主干道上的绿灯时间为40秒,支干道的绿灯时间为20秒; (4) 在任意时间,显示每个状态到该状态结束所需的时间 -Traffic signal controller VHDL design design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.26mb
    • 提供者:陈仲海
  1. lesson3-2

    0下载:
  2. 用一根导线连接在P3.2和GND之间,使P3.2为低电平。那么进入中断 既是第一个二极管闪一下 ,进而 程序继续进行 它与电平触发不一样。 总结: 若采用电平触发方式,外部中断申请触发器的状态随着CPU在每个机器周期采样到的外部 中断输入线的电平变化而变化,这能提高CPU对外部中断中断请求的响应速度。当 外部中断源设定为电平触发方式时,在中断服务程序返回之前,外部中断请求 输入必须是无效的(既变为高电平)否则CPU返回主程序之后会再次响应中断。(也即是主程序不在执行)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.4kb
    • 提供者:王伟
  1. shiyan5

    0下载:
  2. 东西南北两向交通灯,分有红黄绿三色,东西为主干道59秒倒计时,南北为辅道34秒倒计时,绿灯变黄灯时黄灯闪3秒跳转为红灯-Two traffic lights to the west, south, divided into red green and yellow three-color, 59 seconds countdown thing for the main road, north-south secondary road 34 seconds countdown, when the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:422.23kb
    • 提供者:rmm
  1. Lab17_seq_detect

    1下载:
  2. 一个序列检测器,在时钟的每个下降沿检查数据。当检测到输入序列 din 中出现 1101 或 0110时,输出 flag 为 1,否则输出为 0。 (1)当cs = 1,wr 信号由低变高(上升沿)时,din 上的数据将写入由 addr 所指定的存储单元 (2)当cs = 1,rd = 0时,由 addr 所指定的存储单元的内容将从 dout 的数据线上输出。 -A sequence detector, check the data in each clock falling edge. Wh
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.47kb
    • 提供者:辛璃
  1. LED-DISPLAY

    0下载:
  2. VHDL语言实现数码管的不同亮暗要求,组成时变的图案-vhdl Light Emitting Diode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:35.46kb
    • 提供者:龙泽辉
  1. VHDL_Traffic-Light

    0下载:
  2. 设计任务:模拟十字路口交通信号灯的工作过程,利用实验板上的两组红、黄、绿LED作为交通信号灯,设计一个交通信号灯控制器。要求: (1) 交通灯从绿变红时,有4秒黄灯亮的间隔时间; (2) 交通灯红变绿是直接进行的,没有间隔时间; (3) 主干道上的绿灯时间为40秒,支干道的绿灯时间为20秒; (4) 在任意时间,显示每个状态到该状态结束所需的时间。 -The design task: simulate the crossroads of the working process
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:746.04kb
    • 提供者:
  1. jiaotd

    0下载:
  2. 用vhdl编的交通灯程序。。1.正常情况下交叉路口的轮流通行(主道3个LED红、黄、绿控制直行,支道3个LED红、黄、绿);并要求主干道每次至少放行30秒;支干道每次至多放行20秒; 2.每次绿灯变红灯,要求黄灯先亮5秒钟。 3.特殊情况控制通行方式控制,用按键开关K1控制主道通行,支道禁行,K2控制支道通行,主道禁行,特殊情况控制通行放行。 4.有紧急情况时用按键开关K0控制两道均为红灯; 5.4位LED数码管能够显示双直行方向绿灯和红灯的等待时间;-Vhdl series o
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:378.9kb
    • 提供者:jackychen
  1. shuzizhong

    0下载:
  2. 本数字钟可实现正常计时,支持12小时和24小时两种计时方式的切换,允许用户手动调时和整点报时功能。 系统对外向用户提供了两个按键:功能键和调整键.功能键用于功能选择,调整键用于相关的时间调整. 当接通电源后系统便开始正常计时,如果按一下功能键,则进入调小时模式,再按一次则进入调分模式,再按则进入12/24小时模式选择设定,再按则恢复到正常计时状态. 在正常计时状态下,用户可以选择12或24小时的计时方式,第六个数码管的右下方小点亮表示是12小时模式,不亮表示24小时。整点报时时,六个数码管的
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:17.42kb
    • 提供者:ggy
  1. Traffic-lights-program

    0下载:
  2. 设计一个交通信号灯控制电路。要求: 1、主干道和支干道交替放行,主干道每次放行30秒,支干道每次放行20秒。 2、每次绿灯变红灯时,黄灯先亮5秒钟,此时原红灯不变。 3、用十进制数字(递增计数)显示放行和等待时间。-The design of a traffic signal control circuits. Requirements: 1, main roads and branch roads alternately release, the main road each re
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:18.93kb
    • 提供者:胡伟红
  1. traffic_verilog

    0下载:
  2. 交通灯程序,分为大路小路,小路的车少,装有传感器,小路来车时,大路即为红灯,等小路车走完变绿灯。-Traffic lights program, divided into the main road path, the path of the car less, equipped with sensors, the path to the car, the main road is the red light, the other lane car finish becomes green li
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-07
    • 文件大小:735byte
    • 提供者:王骁蒙
  1. traffic_lights

    0下载:
  2.  交通灯控制器控制红(r)、绿(g)、黄(y)三种不同颜色的交通灯,这三种不同颜色灯的亮、灭分别由三个定时器(timer1、timer2、timer3)控制;  当某个定时器工作时,它所控制的交通灯亮,直到设定的定时时间到(该定时器状态由’0’变’1’),交通灯跳转到另一种状态;  clk是脉冲控制端(图中未标出);reset是异步复位端,复位状态为红色交通灯亮;  输出端r、g、y分别表示三种颜色交通灯的亮、灭状态。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:662byte
    • 提供者:吴胜兵
  1. traffic

    0下载:
  2. 自动交通控制系统,设计一个具有主、支干道十字路口的交通灯自动控制芯片。 当主干道与支干道均无车辆要求通行时,主干道应保持畅通,亮绿灯,支干道亮红灯。 如果主干道无车,支干道有车,则允许支干道通行,主干道亮红灯,支干道亮绿灯。 如果主干道和支干道均有车要求通行,则两者应交替通行,并要求主干道每次通行30秒,支干道每次通行20秒,并显示剩余时间。 每次绿灯变红灯时,黄灯应先亮3秒钟,并显示绿灯和黄灯剩余时间。 -Automatic traffic control systems,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:24.33kb
    • 提供者:李龙
  1. tiaobianxinhao

    0下载:
  2. 利用门延时之间的短暂时间差产生脉冲信号作为跳变信号触发数据采集-Use of the short gate delay time difference between the pulse signals generated as a signal to trigger the transition of data collection. .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:203.41kb
    • 提供者:王彦东
« 12 »
搜珍网 www.dssz.com