搜索资源列表
yuyincaiji
- 语音采集与回放系统源代码：1.为了使读音数据存储的时间更长，速度更快，选用了256K*16Bit的SRAM；2.为了减少单片机的控制复杂度，使用了FPGA来控制SRAM的读写操作，节约了不少单片机的I/O资源；3.为了以后的高速数据存储，本设计中加入了fifo,其位宽及深度可在程序中自由设置，方便灵活。-Speech acquisition and playback system source code: 1. In order to make pronunciation longer data
zhiliqiangdaqi
- 题目要求设计一个用于智力竞赛的抢答计时器。主持人按下启动钮，开始抢答，参赛方（八方）看到允许抢答信号后分别按不同的抢答按钮参与抢答。一旦其中一方按下按钮，相应的抢答者编号显示在屏幕上，此时若其他按钮按下均无效。若无一人按下按钮，则抢答结束（以后按抢答无效）。③ 若温度值越界则进行声（蜂鸣器）、光（发光二极管）报警； 说明：界限值是自行设定的（26C），其所对应的数字量为十六进制数（0180H）。 （2）使用DS18B20采集温度，采用七段数码管显示当前温度和剩余时间，并和设置的温度进行比较。 （
shouhuoji
- 此机能出售1元、5元、10元。出售哪种商品可由按动相应按键，并同时用数码管显示出此商品的价格； 币的钱数也是有1元、5元、10元三种，但每次只能投入其中的一种币按动相应的一个按键来模拟，并同时用数码管将投币额显示出来； 投币后，按一次确认键，如果投币额不足时则报警，报警时间3秒。如果投币额足够时自动送出货物（送出的货物用相应不同的指示灯显示来模拟），同时多余的钱应找回，找回的钱数用数码管显示出来； 按动确认键3秒后，自动售货机即可自动恢复到初始状态，此时才允许顾客进行下一次购货操作；
xiaoyaundaling
- 这是一个利用ＶＨＤＬ语言编写的校园打铃系统，它具有正常数字钟功能，通过按键的操作可以实现时间的切换显示与调整，以及春夏与秋冬两季的打铃时间表的切换控制。-This is a campus using VHDL language ring a bell system, which has normal digital clock function, the operation can be achieved through the key switch time display and adjus
The-SA4828--software-design
- 利用大规模专用集成电路SA4828 设计变频器，可以大大降低CPU 的资源占用，简化硬件电路和软件编程。通过对SA4828 进行初始化编程，可以方便地设定变频器的基本参数包括：载波频率、调制波频 率范围、死区时间、最小删除脉宽、看门狗时间常数、输出波形、频率、幅值、正反转控制等。实验表明，由SA4828 组成的变频器，电路简单，操作方便，运行稳定可靠。-Large-scale ASIC the SA4828 design inverter can greatly reduce the CPU
jtd
- 十字路口车辆穿梭，行人熙攘，车行车道，人行人道，有条不紊。那么靠什么来实现这井然秩序呢？靠的就是交通信号灯的自动指挥系统。交通信号灯控制方式很多。本系统采用MCS-51系列单片机AT89C51为中心器件来设计交通灯控制器，实现了能根据实际车流量通过8051芯片的P3口设置红、绿灯燃亮时间的功能；红绿灯循环点亮，倒计时剩5秒时黄灯闪烁警示（交通灯信号通过P1口输出，显示时间通过P0口输出至双位数码管）。本系统设计周期短、可靠性高、实用性强、操作简单、维护方便、扩展功能强。 -The interse
Nios-II-I2C
- 使用开源的IIC MASTER Core，将它加载到NIOSII的AVALON总线上，这样对于NIOSII控制器而言，IIC MASTER就是一个硬件实现的控制器，用户通过调用API函数就能很容易的对IIC进行操作，而且IIC的运行并不占用NIOSII软核宝贵的资源和时间。 -Open source IIC MASTER Core,it is loaded into the AVALON bus NIOSII This NIOSII controller,IIC MASTER is a hard
timer
- 本代码用verilog语言描述，在nios上操作，实现了定时器的设置和中断操作，并结合timestamp读取程序运行的时间。-The code to use verilog language to describe, in nios on operation, to achieve the timer settings and interrupt operation, combined with the timestamp reads the program run.
the-elimination-of-key-debounce
- 当按一次按健时，由于按健有反应时间、有抖动，可能你按一次机器感应到几次，防抖就是让在按键正常反应时间内机器只感应一次按键效果，防止误操作，本文是基于FPGA的按键防抖程序代码，用的是VHDL语言，内容包括原理，实际操作及源码等。-When you press a pressing health, because according to health have reaction time, jitter, you may press machine senses a few times, ima
run_flash_led
- 用verilog建立一个并行操作的流水灯模块。扫描频配置定为100 Hz，而每一个功能模块在特定的时间内，将输出拉高。-The establishment of a parallel operation of light water module verilog. Scanning frequency configured as 100 Hz, and each functional module within the specified time, the output high.
source
- 4个功能模块是独立操作的。由于输出在时间上不同，在肉眼中才会看到流水灯的效果。用现实的角度去思考的话，宛如有四个局内人，无不关系，各自只是按照自己的节奏完成自己的工作。在局外人的眼中，他们如同有默契般，不需要“指挥者”也能完成任务。-led parallel countrol
KEY_down_detect
- 按键检测VHDL程序，主要实现对开发板按键的检测以及一些时间延迟的信息。程序较全，可以按照不同的开发板设置相应的引脚进行操作。-Key detection VHDL program, the main achievement of some time delay detection and information on the development board keys. Than the whole program, you can set the corresponding pin to
02_run_flash_led
- 在这一个实验，我们要以上图作为基础，建立一个并行操作的流水灯模块。扫描频配置定为100 Hz，而每一个功能模块在特定的时间内，将输出拉高。-In this experiment, we should above figure as the foundation, set up a parallel operation of flowing water light module. Scanning frequency configuration at 100 Hz, and each functi
pipelines
- 将组合逻辑系统地分割，并在各个部分之间插入寄存器，并暂存中间数据的方法。 将一个大操作分解成若干的小操作，每一步小操作的时间较小，所以能提高频率，各小操作能并行执行，所以能提高数据吞吐率。(A method to divide the combined logical system into a register and temporarily store the intermediate data between the parts. A large operation is decomp