CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 易语言

搜索资源列表

  1. VHDLandDigitalCircuitDesign

    0下载:
  2. 本书系统地介绍了一种硬件描述语言,即VHDL语言设计数字逻辑电路和数字系统的新方法。这是电子电路设计方法上一次革命性的变化,也是迈向21世纪的电子工程师所必须掌握的专门知识。本书共分12章,第l章---第8章主要介绍VHDL语言的基本知识和使用VHDL语言设计简单逻辑电路的基本方法;第9章和第10章分别以定时器和接口电路设计为例,详述了用VHDL语言设计复杂电路的步骤和过程;第11章简单介绍了VHDL语言93版和87版的主要区别;第12章介绍了MAX+plus II的使用说明。 本书以
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:17.83mb
    • 提供者:qinlei
  1. VerilogQuickReference

    0下载:
  2. Verilog语言的速查手册,格式为HTML帮助文件格式,方便易用-Info Verilog language manuals, the format for the HTML help file format, user-friendly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:134.93kb
    • 提供者:ofting
  1. chengfa

    0下载:
  2. 可编程器件已有很久的发展历史了,其功能之卓越和成熟已经令当今的电子工程师们赞叹不已,除了它体积小、容量大、I/O口丰富、易编程和加密等优点外,更突出的特点是其芯片的在系统可编程技术。四位乘法器程序,VHDL语言,仿真图形 开发-four process
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:210.1kb
    • 提供者:李榆树
  1. VerilogHDL

    0下载:
  2. 详细介绍了VeriLog HDL语言的使用,从易到难,非常容易上手-Described in detail about VeriLog HDL language , from easy to difficult, very easy to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.83mb
    • 提供者:朱晴
  1. Max_Plus_II-_tutorial

    0下载:
  2. Max+plusII(或写成Maxplus2,或MP2) 是Altera公司推出的的第三代PLD开发系统(Altera第四代PLD开发系统被称为:QuartusII,主要用于设计新器件和大规模CPLD/FPGA).使用MAX+PLUSII的设计者不需精通器件内部的复杂结构。设计者可以用自己熟悉的设计工具(如原理图输入或硬件描述语言)建立设计,MAX+PLUSII把这些设计转自动换成最终所需的格式。其设计速度非常快。Maxplus2被公认为是最易使用,人机界面最友善的PLD开发软件,特别适合初学者
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:86.51kb
    • 提供者:myf
  1. LCD1602_Verilog

    0下载:
  2. lcd1602的verilog语言程序,对学习fpga有帮助,简单易上手!-lcd1602 the verilog language program, to learn fpga help, simple approachable!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:648.84kb
    • 提供者:伍茜
  1. second

    0下载:
  2. 实现spartan3E板上的流水灯,是用verilog语言写成的,简单易用-Water board to achieve spartan3E lights, is written in verilog language, easy to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:13.28kb
    • 提供者:梅务昆
  1. dividing-an-odd-number-

    0下载:
  2. Verilog语言实现奇数分频1比1;简单易实现。-Verilog realize dividing an odd number 1-1 Simple easy to realize.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:934byte
    • 提供者:maochiheng
  1. VHDL-key

    0下载:
  2. VHDL语言程序,具有按键消抖哦,程序比较简单,易明白,欢迎大家下载哦-VHDL language program, with key debounce, the procedure is relatively simple, easy to understand, are welcome to download Oh! ! !
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:373.39kb
    • 提供者:陈建华
搜珍网 www.dssz.com