搜索资源列表
RISC_Core
- 这是用VerilogHDL描述的一个8位精简指令集处理器，包含完整代码，各种文档，以及测试环境。
multi_cpu
- 多周期CPU，mips指令集，实现了部分指令，包含测试程序，verilog-Multi-cycle CPU
sequence_FPGA
- 这个是一个集m序列发生器、序列检测器、并串转换、串并转换等功能，已通过测试。-sequence
CPU
- 这个CPU具有简单的指令集，我们可以使用简单的例子进行测试。为简单起见，我们只考虑CPU内部的关联，寄存器、存储器和指令集。那么我们就只考虑一下部分：读写寄存器，读写存储器和执行指令。-This CPU has basic instruction set, and we will utilize its instruction set to generate a very simple program. For simplicity, we will only consider the rela
MIPS-CPU
- 全指令集MIPS-CPU工程，包含各分模块工程、测试程序和详细设计文档，QuartusII7.2测试通过。-MIPS-CPU works full instruction set, contains the sub-module engineering, testing procedures and detailed design documents, QuartusII7.2, the test passes.
RISC-CPU
- 精简指令集RISC-CPU 可以实现阶乘运算 verilog代码编写 含有测试平台-Reduced instruction set RISC-CPU test platform can implement written in the factorial operator verilog code contains
mipsx2
- 基于FPGA的SOC设计与功能测试，利用mips指令集编写的soc片上系统，以及功能验证- SOC design and FPGA-based functional test, use mips instruction set written soc system on a chip, and functional verification
8051-master
- 设计兼容51的指令集的处理器架构 编写兼容51处理器的Verilog代码 仿真 验证测试处理器的功能和性能(The design includes a processor whose instruction set is compatible to the industrial standard 8051 and its FPGA implementation. Through the analysis of instructions, I determine the CPU inte