CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 直流 伺服

搜索资源列表

  1. zldj.rar

    0下载:
  2. 一种直流电机伺服系统的设计,其中包括了各种控制模块的VHDL语言,A kind of DC motor servo system design, including the various control modules of VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.91mb
    • 提供者:刘建平
  1. design-6-dof-robot-controller-FPGA

    0下载:
  2. 基于ATmega128和FPGA的六自由度机器人的直流伺服控制器设计-FPGA-based ATmega128 and six degrees of freedom robot servo controller design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.06mb
    • 提供者:
  1. ADC0809-control-module-code-of-VHDL

    0下载:
  2. 此为基于FPGA的直流电动机伺服系统的设计,具体为ADC0809控制模块的VHDL代码-This is based on FPGA for dc servo system of the design, concrete for ADC0809 control module code of VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:9.57kb
    • 提供者:黄平
  1. AD1674-control-module-code-of-VHDL

    0下载:
  2. 此为基于FPGA的直流伺服系统的设计,具体为AD1674控制模块的VHDL代码-This is the dc servo system based on FPGA design, specific for AD1674 control module code of VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:9.56kb
    • 提供者:黄平
  1. Feedback-control-module-VHDL-code

    1下载:
  2. 此为基于FPGA的直流伺服系统的设计,具体为反馈控制模块的VHDL代码-This is the dc servo system based on FPGA design, specific for feedback control module VHDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:9.2kb
    • 提供者:黄平
  1. Process-control-module-VHDL-code

    1下载:
  2. 此为基于FPGA的直流伺服系统的设计,具体为过程控制模块VHDL代码-This is the dc servo system based on FPGA design, specific for process control module VHDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:8.77kb
    • 提供者:黄平
  1. PWM-waves-generated-module-VHDL-code

    0下载:
  2. 此为基于FPGA的直流伺服系统的设计,具体为PWM波生成模块的VHDL代码-This is the dc servo system based on FPGA design, specific for PWM waves generated module VHDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:8.87kb
    • 提供者:黄平
  1. VHDL-book3

    0下载:
  2. D_flipflop:1位D触发器的设计 D_fllipflop_behav:4位D触发器的设计 reg1bit:1位寄存器设计 reg4bit:4位寄存器设计 shiftreg4:一般移位寄存器的设计 ring_shiftreg4:环型移位寄存器的设计 debounce4:消抖电路的设计 clock_pulse:时钟脉冲电路的设计 count3bit_gate:3位计数器的设计 count3bit_behav:3位计数器的设计 mo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:8.6mb
    • 提供者:贾诩
搜珍网 www.dssz.com