CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 硬件信息

搜索资源列表

  1. ClkScan

    0下载:
  2. 此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块,一个提供同步信号(H_SYNC和V_SYNC)及像素位置信息;另一个接收像素位置信息,并输出颜色信号。这样便于进行图形修改,同时也容易实现- This design uses Verilog the HDL hardware language design, realizes on the palm space development board Divides into two stature
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:917544
    • 提供者:huhu
  1. DSPBuilderFIR.files

    0下载:
  2. 在信息信号处理过程中,如对信号的过滤、检测、预测等,都要使用滤波器,数字滤波器是数字信号处理(DSP,DigitalSignalProcessing)中使用最广泛的一种器件。常用的滤波器有无限长单位脉冲响应(ⅡR)滤波器和有限长单位脉冲响应(FIR)滤波器两种[1],其中,FIR滤波器能提供理想的线性相位响应,在整个频带上获得常数群时延从而得到零失真输出信号,同时它可以采用十分简单的算法实现,这两个优点使FIR滤波器成为明智的设计工程师的首选,在采用VHDL或VerilogHDL等硬件描述语言设
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:96123
    • 提供者:yaoming
  1. baseonFPGA

    0下载:
  2. 实时电话计费系统是企业、事业单位信息管理的一个重要组成部分。介绍了一种用FPGA 器件实现电话计费系统 的方法, 并给出了设计框图和详细设计过程, 设计采用Verilog_HDL 硬件语言。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:531714
    • 提供者:daifuxin
  1. MyPCICard

    1下载:
  2. 是用于pci开发的核,可以将硬件的信息映射到然间上来 节省出开发人员用于了解硬件的时间
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4739299
    • 提供者:徐江帆
  1. aescore

    1下载:
  2. 基于FPGA的AES算法实现的VERILOG源代码,对于信息安全专业研究AES算法的硬件实现很有用-FPGA-based AES algorithm implementation VERILOG source code, for the information security professional research of the hardware implementation of AES algorithm is useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:195647
    • 提供者:李华
  1. code

    0下载:
  2. 《EDA技术》课程是一门实用性较强、涉及面较广的专业课,它不仅是电子信息类专业本科学生的必修课,也是电子学、计算机与自动控制类专业的重要专业选修课。它是硬件电子电路设计领域的基础课程之一,是《FPGA设计》、《ASIC设计》等课程的先修课。-" EDA Technology" course is a practical, strong and covers a broader courses, electronic information is not only a requi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-21
    • 文件大小:6154240
    • 提供者:庄小虎
  1. ddr

    0下载:
  2. 利用硬件verilog语言实现DDR2功能,对信息快速存储-VERILOG DDR2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-09-05
    • 文件大小:316416
    • 提供者:
  1. infrared-transfer-of-VHDL

    0下载:
  2. 使用硬件描述语言 VHDL 编程: 红外线传输系统包括发送方和接收两端,都可以单独进行初始化清零处理。在可以设置准备发送的 8bits 8bits8bits 的数据信息,连同一个偶校验位起发送。接受端收到 的数据信息,连同一个偶校验位起发送。接受端收到 8bits的数据信息和一位偶校验后,显示接 收到并根判定的数据信息和一位偶校验后,显示接 收到并根判定的数据信息和一位偶校验后,判定收到的信息是否出错。-Infrared transmission system including the s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1906
    • 提供者:东方不败
  1. Project2

    0下载:
  2. 1、 硬件部分包括AT89C52、LCD1602和4个独立按键 2、 使用定时器0产生10ms的定时中断,作为时钟基准和软件定时器的基准。 3、 系统使用两个软件定时器Tkeyscan和Tdisplay。 Tkeyscan用来独立按键模块的定时扫描,每次扫描结合按键状态机的当前状态判断按键的有效性(消抖)及其时长(长按还是短按)。 Tdisplay用来定时激活LCD1602的显示(200ms一次,可自行修改)。 4、 整个系统在四种状态间流转:DISPL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:73444
    • 提供者:杨若
  1. IFSPCI_IP

    0下载:
  2. PCI5054 C模式源码, PLX9054作为一种接口芯片,在pci总线和local总线之间传递信息。PCI卡就是利用plx9054的这一特性,通过接口控制电路 ,为外围设备和pc机间 搭建一座硬件桥,完成数据的顺利传输。-Source of the PCI5054 C, mode, PLX 9054 chip as an interface between the pci bus and local bus pass information. The PCI card is the use
  3. 所属分类:VHDL编程

    • 发布日期:2014-03-15
    • 文件大小:1021509
    • 提供者:liyapei
  1. TrafficLight

    0下载:
  2. 通过硬件描述语言VHDL编程,实现交通灯功能,要求如下:   ① 车辆传感器(C),检测车辆通行情况,用于主干道的优先权控制; ② 主干道公路路口安装有人员通过请求按钮(PQ),一旦有请求信息,控制器应按放行处理,否则按默认方式处理; ③ Online控制信号由交通控制中心发出,(Online=1)一旦它有效,则主干道放行,十字交叉路口控制器“失效”,Online=0十字交叉路口控制器恢复控制权;   ④ 当次干道公路无车时,始终保持次干道公路红灯亮,主干道绿灯亮; ⑤ 当次
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8922230
    • 提供者:韩彩英
  1. Dec_mul

    1下载:
  2. 时间同步后即可确定每帧数据的起始位置,这样就能完整的截取下每一帧。但是,数据中还带有频偏信息。在常规的通信系统中,多普勒很小仅仅会带来很小的频偏,但是在大多普勒的情况下,频偏将非常大,20马赫的速度将会带来将近34K的频偏。因此,如何很好的纠正频偏即为本系统的难点。 OFDM中,我们将大于子载波间隔倍数的频偏称为整数倍频偏,而将小于一个子载波间隔的频偏称为小数倍频偏。频偏矫正精度只要能保证小于十分之一倍的子载波间隔,频偏就不会对均衡和解调造成影响。本文中我们借鉴这种思想,由于硬件资源限制,我
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-03-26
    • 文件大小:14402560
    • 提供者:Nico_S
搜珍网 www.dssz.com