搜索资源列表
FPGA_DDS
- 本文介绍了如何用VHDL进行DDS的设计,其中关键的相位累加器,正弦信号发生器等用VHDL描述-the DDS is depend on the fpga ,and we descr iption it use the vhdl
65jie
- 串并FIR滤波器设计:并行FIR滤波器具有速度快、容易设计的特点,但是要占用大量的资源。在多阶数的亚高频系统设计中,使用并行结构并不合算,但亚高频系统需要较高的处理速度,而串行架构往往达不到要求,因此,结合串并这两种设计方法的长处,在使用较少的硬件资源的同时实现了较高的处理速度,这里说明一种65阶八路并行、支路串行FIR滤波器的设计(实际使用了1个乘法器,8个乘累加器,一个累加器)。-String and FIR filter design: parallel FIR filter with a
chap3
- 一段小小的四位累加器的实现程序,通过仿真测试,免费下载-The realization of a small four accumulator process simulation test, free download
xiangweileijiaqi
- 相位累加器,是数字频率合成器的重要组成部分。这是verilog代码。-Phase accumulator, digital frequency synthesizer is an important part. This is the verilog code.
leijiaqi
- 16位流水线加法累加器,用VHDL语言实现,编译仿真通过。-16-bit pipelined adder accumulator, using VHDL language, compiled simulation through.
leijiaqi
- 累加器 的VHDL语言源程序~-Accumulator accumulator VHDL language source ~
nios_dds
- 采用Altera的NIOS内核,配合独立的累加器,实现了正弦波,三角波,锯齿波和方波的DDS产生电路,系统时钟最高可达120MHz,配合高速DAC,可产生最高约40MHz左右的波形-Using Altera' s NIOS core, with a separate accumulator, to achieve a sine wave, triangle wave, sawtooth and square wave generation circuit DDS system clock
vhdl2
- vhdl语言正弦信号发生器设计,传统的用分立元件或通用数字电路元件设计电子线路的方法设计周期长,花费大, 可移植性差。本文以正弦波发生器为例,利用EDA 技术设计电路,侧重叙述了用VHDL 来完 成直接数字合成器(DDS) 的设计,DDS 由相位累加器和正弦ROM 查找表两个功能块组成,其 中ROM查找表由兆功能模块LPM-ROM来实现。-The traditional use of discrete components or general purpose digital cir
8CPU
- 指令寄存器:在触发时钟的正沿触发下,寄存器将数据总线送来的指令存入寄存器; 累加器用于存放当前的结果,它也是双目运算的一个数据来源; 算术逻辑运算单元根据输入的8种不同操作码实现相应的加、与、异或、或等8种基本操作运算; 状态控制器实际上就是一个状态机,它是CPU的控制核心,用于产生一系列的控制信号,启动或停止某些部件。CPU何时进行读指令、读写I/O端口、对ROM数据的读取等操作,都是由状态机来控制的; -Instruction Register: The trigger is
cla20_n
- Verilog 20 bit的累加器 采用流水香设计,用5级4bit的超前进位加法器-Verilog 20 bit accumulator using water in Hong design, with five 4bit the look-ahead adder
ljq
- 用力控实现累加器,非常有用的,大家下载吧-Force control to achieve accumulator, very useful, we download it
SG_FPGA
- 2006年电子设计竞赛二等奖,多功能函数、信号发生器核心器件FPGA内部的原理图,主要模块用VHDL代码描述,包括PLL、相位累加器、波形算法和正弦波查找表,可实现0.005Hz~20MHz的多波形信号产生,频率步进值0.005,输出接100MSPS速率的DAC--AD9762-Electronic Design Competition 2006, second prize, multi-function signal generator within the core of the devic
sin
- 设计一个正弦信号发生器,用VHDL设计出同步寄存器、相位累加器等,正弦ROM查找表建议采用定制器件的方法完成,正弦ROM数据文件可以用C代码完成。-failed to translate
DDS-program
- DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分(如Q2220)。频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码;而相位累加器根据 dds 频率控制码在每个时钟周期内进行相位累加,得到一个相位值;正弦计算器则对该相位值计算数字化正弦波幅度(芯片一般通过查表得到)。DDS芯片输出的一般是数字化的正弦波,因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。-The chips mainly includes DDS frequen
unsig_altmult_accum
- 无符号型的基于累加器的乘法器,代码比较简单-unsigned altmultiplex accumultor
GM4854
- GM4854C 300MHz12 位I/Q 双通道DDS GM4854C 是一款 I/Q 正交型数字频率合成器,工作频率最高可达300MHz。内部集成 两路高速、高性能的12 比特DAC,输出正交的正余弦波形。芯片内部包括一个48 比特宽 的相位累加器,一个48 比特宽的频率累加器,一个14 比特宽的相位调整加法器,一个12 比特宽的幅度调整乘法器,能够提供高精度的频率合成、相位调整以及幅度调整。- GM4854C 300MHz12 位I/Q
mac
- verilog 实现乘累加器 源代码 以及测试代码 mac.v mac_tb.v-verilog Achieved by the source code and test code accumulator mac.v mac_tb.v
fenpin11
- 该小数分频器利用VHDL语言,在同一程序中实现了分频比交错、累加器分频两种方式。采用同步时序。-The decimal prescaler use VHDL language, in the same procedure to realization of points staggered, frequency than accumulators points frequency in two ways. The timing synchronization.
Accumulator
- 数字逻辑设计中累加器的开发源代码,开发环境为Quartus-Accumulator in Quartus
dds
- DDS电路的 VHDL设计,主要累加器和相位/幅度转换两部分组成。-Circuit design of DDS VHDL, main accumulators and phase/range conversion two parts.