搜索资源列表
CPLDOGRAM
- 摘要: 文中介绍了数字频率计的结构、工作原理及计数方式，给出了基于VHDL语言的频率计系统的行为源描述，讨论了在VHDL的高级综合系统QuartusII的支持下，自顶向下地进行传输模块的设计工程，并给出了系统的仿真波形以及其应用实践。-Abstract : This paper introduces a digital frequency of the structure and working principle and counting, is based on VHDL Frequency
lab1_VHDL
- VHDL数字系统设计工程实践，包含实验的原理，真值表和结构图描述，以及相关的VHDL代码。-VHDL digital system design engineering practice, including the principle of the experiment, truth table and chart descr iptions, and associated VHDL code.
64pointFFTR2MDC
- 该工程实现了一个64点DIF FFT，verilog编写，采用R2MDC结构，通过Modelsim功能仿真，压缩包里有rtl代码，dc脚本，输出报告。-The project implements a 64-point DIF FFT, verilog compiled by R2MDC structure, through the Modelsim functional simulation, compression bag with rtl code, dc scr ipt, the out
paper-based-on--radar
- 本文基于某制导雷达信号处理机优化改造工程，介绍了该雷达信号处理机的 接收相干处理(CORP)、动目标显示(MTI)的原理、硬件平台、软件设计、调试以及 优化设计方法。文章首先回顾了该信号处理机相关的信号处理方法，包括数字稳 定校正技术(DS功、参差周期滤波、多次相消器的动目标显示等方法的工作原理和 实现方式，并结合项目进行计算机仿真。其次介绍了信号处理机的组成结构，优 化设计思路，主要功能分配。最后重点讨论了信号处理机的各个模块的工程实现 方法以及数字信号处理
Lattice_FPGA
- 该使用指南适用于初次使用ispLEVER 软件或者不常使用该软件的工程设计人员，它可以帮助你去了解 不同的处理过程，使用各种工具，以及熟悉ispLEVER 产生的各种报告。在进行下一步时，可以准备一 个设计，以此去了解设计的仿真，功耗的计算，静态时序分析，以及以时序驱动的布局和布线，检查由 软件输出的报告等。以此设计为例，你可以练习约束设计的输入，输出信号以及这些信号管脚的分配去 满足系统要求。也可以修改约束条件，达到最佳地利用LatticeEC 的结构和资源，同时实现高性能。该
edk_intro_1
- SpeedwayDesign Workshop的EDK完整设计流程参考，包括处理器介绍、总线结构、BSB介绍和执行、添加IP核、创建软件工程： • Xilinx processor solutions • Processor bus structures and typical systems • Development tools • Base System Builder (BSB) • Lab 1 –Part 1 &
frediv3
- 该工程设计了一个3分频器。电路结构由D触发器和与非门组成，包括工程完整，时序仿真图。-The project has designed a 3-divider. The circuit structure consists of a D flip-flop and NAND gate, including complete engineering simulation, timing diagram.
m_SSRG
- 该工程设计了一个m序列扩频系统，电路的结构为SSRG结构，已通过仿真。-The engineering design of an m-sequence spread spectrum system, the circuit structure of the SSRG structure has been through the simulation.
m_MSRG
- 该工程设计了一个扩频系统，采用原理图设计法，电路结构是MSRG，已通过仿真，并给出仿真时序图。-The engineering design of a spread spectrum system, the use of schematic design method, the circuit structure is MSRG has passed through the simulation, and simulation timing diagram.
FSM_parade
- 基于spartan6实现的交通灯有限状态机，项目来源是数字设计与计算机体系结构，中山大学移动信息工程学院学子必学项目-Based on the traffic lights to achieve spartan6 finite state machine, the project is a source of digital design and computer architecture, Sun Yat-sen Mobile Information Engineering School st
shift-register
- 四位移位寄存器，基于spartan6 fpga开发，移动信息工程学院学习必备，数字设计与计算机体系结构项目-Four shift registers based spartan6 fpga development, mobile learning essential information Engineering, Digital Design and Computer Architecture Project
design
- 状态机描述风格，具有工程价值的状态机结构 源自华为内部-State machine descr iption style, with the value of the state machine structure- Huawei internal
fdiv_test_isim_beh
- VHDL主要用于描述数字系统的结构、行为、功能和接口。除了许多具有硬件特性的句子外，VHDL语言形式、描述风格和语法与一般计算机高级语言非常相似。VHDL的程序结构是一个工程设计，或设计实体（可以是一个组件，一个电路模块或一个系统）被划分为外部（或可见部分，和端口）和内部（或不可视）-VHDL is used primarily to describe the structure, behavior, function, and interface of digital systems. In