搜索资源列表
vhdl
- 伪随机码发生器的VHDL实现 随着通信理论的发展，早在20世纪40年代，香农就曾指出，在某些情况下，为了实现最有效的通信，应采用具有白噪声的统计特性的信号。另外，为了实现高可靠的保密通信，也希望利用随机噪声。然而，利用随机噪声最大困难是它难以重复产生和处理。直到60年代，伪随机噪声的出现才使这一难题得到解决
直方图统计的Verilog实现
- chengxu:直方图统计的Verilog实现，大家可以共同学习
prbsforip
- 本文设计了一种简捷而又高效的伪随机序列产生方法，最后通过统计对比，说名这种方法产生的随机序列不仅周期长 还具有两好的随机特性-This paper designed a simple and efficient method for the selection of pseudo-random sequence, and finally through statistical comparison, saying that this method of random sequence gen
BER_examination
- 基于FPGA的伪随机序列误码率检测，包括随机序列的发生，随机序列的接收统计。-FPGA-based pseudo-random sequence of bit error rate testing, including the occurrence of random sequence, random sequence to receive statistics.
lab
- 系统结构实验报告，WinDLX模拟器是一个图形化、交互式的DLX流水线模拟器，能够演示DLX流水线是如何工作的。该模拟器可以装载DLX汇编语言程序（后缀为“.s”的文件），然后单步、设断点或是连续执行该程序。CPU的寄存器、流水线、I/O和存储器都可以用图形表示出来，以形象生动的方式描述DLX流水线的工作过程。模拟器还提供了对流水线操作的统计功能，便于对流水线进行性能分析。-Computer Systems Architecture Lab
bug
- 软件bug统计分析相关书籍，说明各类bug统计的一些方法-bug
PN4
- 语言：VHDL 功能：该PN4序列的特点为将一个4位序列的前两位取异或，再让序列左移一位，用异或的结果作为序列的最后一位。序列周期是15，即15位伪随机序列。其中包括序列的产生模块和检测模块。对于误码检测，首先捕获相位。然后，规定测试的码的总个数，统计这些码中有多少个不能满足PN序列特点的，用计数器统计个数。如果发现误码过多，可能是相位失调，重新捕获相位，再进行误码检测。 仿真工具：modelsim 综合工具：quartus -Language: VHDL function:
keilc-shiyan3
- 单处机实验程序，实现数据统计及排序实验 熟悉单片机的指令系统，了解程序设计基本方法1、 排序用冒泡排序算法-One experimental program at the machine, data statistics and sort familiar to microcontroller instruction experiment to understand the basic method of 1 programming, sorting using bubble sort al
Taximeter-VHDL
- 使用硬件描述语言编写的一段出租车计价程序，对里程、计价、等待计价做出统计和显示-Written using a hardware descr iption language Taximeter procedures, mileage, pricing, waiting to make pricing and display statistics
testspeed
- 红绿灯实时变换程序，在接到信号时对该路车流量进行统计，一个高电平代表一辆车。并能对两条路的流量进行比较计算，根据比较百分比输出相应数值电平。-Transformation process in real time the traffic lights, after receiving the signal for the road traffic statistics, a high level representative of a car. And is able to compare th
ber_tester_m
- 基于FPGA的误码测试仪 （已注释） --锁相环-M序列生成模块--数据接口模块- --模拟信道模块---本地M序列生成模块--同步模块--误码统计模块--显示模块--FPGA-based BER tester
main
- 统计文档中出现某个人名的频率 适合于词频统-Statistics document the frequency of a person s name for the word frequency statistics
VHDL_Ethernet
- VHDL实现的以太网测试仪器，可以根据配置生成各种模式的以太网数据报文，并对接收到的以太网数据进行统计。-VHDL realization of Ethernet test instrument can generate a variety of modes depending on the configuration of Ethernet data packets, and receives Ethernet data statistics.
r
- 统计8位矢量中‘1’的个数（分别用变量和信号两种方法实现）-Statistics of 8 bits of the number of 1 in the vector
Calender
- 万年历，可以准确统计并显示当前的年月日等日期时间-Calendar, you can have accurate statistics and displays the current date and time date etc.
GuessGame
- VHDL猜数游戏，系统生成随机数，操作者输入猜测的数字，系统给出输入数字与生成数字的大小关系，并统计猜测次数。可以下板使用-VHDL guessing game, the system generates a random number to guess the number of operator input, digital input and generating system gives the magnitude relationship between the digital and
Tetris_1
- verilog HDL编写的俄罗斯方块程序，包含游戏控制，得分统计，VGA，PS2键盘控制等模块-verilog HDL Tetris program, including game control, Won, VGA, PS2 keyboard control modules
EDA
- 我的EDA课程设计 Verilog HDL 自动售票机的实现 ·设计目标： 本设计完成基于Verilog HDL的自动售票系统，综合软件用Quartus II8.1。 本自动售票系统可以完成1元、2元、3元、4元四种票的自动售出，货币种类可以是1元、5元、10元、50元、100元，能自动找零和显示 ·总体设计： 共有四个主要模块和一个顶层模块：四个模块分别是主控模块、统计模块、出票模块和找零模块；顶层模块负责各模块间的连接，组成一个可用的自动售票系统。-My EDA
Blockramhist
- 提供一个基于block RAM 的直方图统计，使用一个buffer解决了由于流水线产生的读写RAM时间差 主要提供设计思路，控制逻辑和输出可另行设计-block RAM hist
DanceMachine
- 1. 开机放背景音乐；当得分打破记录时放胜利音乐；当跳舞机两次按键都正确时，放所对应的乐音； 2.有简单和困难两种级别，二者差别在于标志下落速度的快慢。 3.有三首被选歌曲可供挑选； 4.“正反键”功能。绿色标志为正常输入，红色标志为反向输入，即必须输入与屏幕显示方向相反的方向才有效果。 5.两次输入确认功能。第一次要输入正确的方向键，在方向键输入正确以后，输入代表音高的数字键，输入正确扬声器才能放音。 6.比较识别范围。两条分割线控制输入的时机。第一次输入，操作者只需在标志