CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 课程设计 基于

搜索资源列表

  1. diantikongzhiqi

    0下载:
  2. 本设计是本人的课程设计,基于VHDL的电梯控制器的设计,能够实现12层电梯控制,上下开关,关门延时,提前关门,状态显示,通过波形仿真进行观看结果
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:67.58kb
    • 提供者:polly
  1. VHDL_electronic_organ

    0下载:
  2. 简易电子琴,可以弹奏音乐。本课程设计主要内容是基于VHDL语言并利用数控分频器设计硬件电子琴,利用GW48作为课程开发硬件平台,键1至键8设计为电子琴键。某一个LED显示当前的按键的音节数。-Simple organ, can play music. The main contents of this curriculum design is based on the VHDL language and the use of digital hardware design divider org
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:260.57kb
    • 提供者:lsb
  1. Eat_beans_on_the_8086_games

    0下载:
  2. 本项目在FPGA上生成8086指令兼容的软核以及外设,并在此基础上跑通pc机上古老但是仍然有趣的吃豆子PACMAN游戏, 作为本科微机原理课程的实验。 通过本项目,学生可以学习到8086的基本结构, 在TurboC下如何进行嵌入式C语言编程,汇编语言, 计算机组成等基本原理, 有独立设计基于8086的SOC软硬件的能力。-The project generated in the FPGA on the 8086 Directive, as well as soft-core-compatible
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:5.99mb
    • 提供者:xiaoxu
  1. eda

    0下载:
  2. 这是基于vhdl的电子密码锁课程设计代码-This is based on the electronic code lock vhdl curriculum design code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.77kb
    • 提供者:???
  1. mymux

    0下载:
  2. 实现基于FPGA/QuartusII的乘法运算器,具有图形文件,可以仿真编译运行,是你课程设计的好参考资料!-Based on FPGA/QuartusII of multiplication, and with a graphics file, you can run the simulation compiler is a good curriculum design your reference!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:138.09kb
    • 提供者:南才北往
  1. trafficlight

    0下载:
  2. 数字系统课程设计 基于FPGA的 VHDL编写 交通灯程序。-Digital System Course Design of VHDL-based FPGA program to prepare the traffic lights.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:452.32kb
    • 提供者:zhoujie
  1. cml

    0下载:
  2. 基于Verilog的数字基带通信系统 3. 项目描述:本系统为通信原理课程设计课题之一,用Verilog语言编写数字基带通信系统的应用程序,完成P=31的m序列的生成,并进行HDB3编码传输,在接收端进行译码接收。-Verilog-based digital baseband communication system 3. Project Descr iption: The system is one of the topics Communication Theory course des
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:248.01kb
    • 提供者:chengmengli
  1. STOPWATCH

    0下载:
  2. 是基于FPGA/CPLD的跑表程序,可以存储记录多个运动员的跑步时间,是利用VHDL语言编写的,可以有助于学习EDA技术,可以参考学习,可以帮助你完成VHDL语言的课程设计。-Is based on FPGA/CPLD s stopwatch program, many athletes can store records of running time, is the use of VHDL language, and can help to learn EDA, can refer to t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:646.31kb
    • 提供者:王亮
  1. reference

    0下载:
  2. 自己做IC课程设计的成果,用Verilog语言进行编写的。 主要是基于IEEE802.3的交织和解交织。中间可能有在解交织的时候,信号有一些移位,最初编写的时候自己没有发现,注意用的时候改正下。 还有是一些的实际项目中的代码,很具有参考价值-These are our IC design curriculum outcome, written with Verilog language. It is mainly about the interleave and deinterle
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:652.44kb
    • 提供者:gy
  1. fir

    0下载:
  2. 真正意思上的fir滤波器课程设计,基于quartus II9.0的vhdl代码。有原理图输入和例化元件-The real meaning of the fir filter design program, based on quartus II9.0 the vhdl code. A schematic of components and cases
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.37mb
    • 提供者:liyu
  1. wu

    0下载:
  2. 通信原理基于VHDL的课程设计,基于CPLD_FPGA的数字通信系统建模与设计(通信课设参考书)-VHDL-based communication principle of curriculum design, digital communication system based on CPLD_FPGA Modeling and Design (Communications course design reference)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.8mb
    • 提供者:吴德威
  1. CPLD_FPGA

    0下载:
  2. 基于CPLD/FPGA的数字通信系统建模与设计,里面讲述了通信系统的VHDL建模和各种基本电路的建模与设计,在通信原理课程设计中一般会用到!-Based on CPLD/FPGA Digital Communication System Modeling and Design, which describes VHDL modeling of communication systems and a variety of basic circuit modeling and design, pri
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-31
    • 文件大小:12.6mb
    • 提供者:
  1. 2

    0下载:
  2. EDA的课程设计,利用VHDL语言、PLD设计基于FPGA的出租车计费系统,选用ALTERA公司低功耗、低成本、高性能的FPGA芯片EPF10K10,以MAX+PLUSⅡ软件作为开发平台,设计了出租车计费器系统程序并进行了编译,功能仿真和下载。使其实现计费以及预置和模拟汽车启动、加速、停止、暂停等功能,并动态扫描显示车费数目。-EDA curriculum design, the use of VHDL language, PLD design FPGA-based taxi billing s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:7.98kb
    • 提供者:wang
  1. VHDL

    0下载:
  2. EDA技术以EDA软件工具为开发环境,以可编程逻辑器件为实验载体,实现源代码编程和仿真功能。VHDL作为一种标准化的硬件描述语言用于描述数字系统的结构、行为、功能和接口。本设计提出了一种基于VHDL语言的编码器和译码器的实现方法。编码器与译码器是计算机电路中基本的器件,本课程设计采用EDA技术设计编码和译码器。编码器由8线-3线优先编码器作为实例代表,译码器则包含3线-8线译码器和2线-4线译码器两个实例模块组成。课程设计采用硬件描述语言VHDL把电路按模块化方式进行设计,然后进行编程、时序仿
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:778.59kb
    • 提供者:pear
  1. Locking_device

    1下载:
  2. EDA课程设计,基于DE2板的八位十进制锁码器,vhdl源程序!-EDA curriculum design, based on the DE2 board to eight decimal lock code reader, vhdl source code!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:10.95mb
    • 提供者:
  1. VHDL-based-curriculum-design

    0下载:
  2. 基于VHDL实现的电子琴课程设计 VHDL-based curriculum design to achieve the keyboard-VHDL-based curriculum design to achieve the keyboard
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:51.83kb
    • 提供者:wangwenhao
  1. VHDL-Multiplier

    0下载:
  2. 资料是EDA的一个课程设计,基于VHDL实现的乘法器,包含论文,欢迎下载-EDA data is a course designed to achieve a multiplier based on VHDL, including paper, please download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:281.49kb
    • 提供者:wangwenhao
  1. VHDL-Lock

    0下载:
  2. EDA的课程设计资料,欢迎大家下载。 基于VHDL的电子密码锁的设计-EDA design data of course, welcome to download. VHDL-based design of an electronic lock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:4.72kb
    • 提供者:wangwenhao
  1. 基于CPLD的万年历的设计

    0下载:
  2. vhdl编的一个万年历,比较详细具体,学生做的一个课程设计(Calendar written by VHDL)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-30
    • 文件大小:819kb
    • 提供者:帅哥1111
  1. project2

    1下载:
  2. 基于FPGA实验板设计一个远程控制系统,接收由计算机发出的数据,和实验板上矩阵键盘输入的数据完成相应的运算之后,结果显示在实验板的数码管上,同时发送回计算机显示。(A remote control system is designed based on the experimental board of FPGA, which receives the data sent by the computer and completes the corresponding calculation wi
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-08-26
    • 文件大小:4.08mb
    • 提供者:jameskk
« 12 3 »
搜珍网 www.dssz.com