CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 转换

搜索资源列表

  1. 数码管扫描显示转换模块

    0下载:
  2. 数码扫描显示转换模块,可以对数码内容进行扫描,同时可进行转换-digital scan conversion modules, the digital content can scan, which can also be converted
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:34.5kb
    • 提供者:jia
  1. 并串转换XILINX

    0下载:
  2. 嵌入式中实现并串转换的VERILOG程序+VHDL程序两个版本,是xilinx版本的,权威但繁琐
  3. 所属分类:VHDL编程

    • 发布日期:2010-11-10
    • 文件大小:1.38kb
    • 提供者:awenor
  1. verilog实现串并转换

    1下载:
  2. verilog实现串并转换的源代码
  3. 所属分类:VHDL编程

    • 发布日期:2011-04-13
    • 文件大小:961byte
    • 提供者:kimi09
  1. tlv5620芯片的Verilog语言DAC转换代码

    1下载:
  2. tlv5620芯片的Verilog语言DAC转换代码,tlv5620 chip Verilog language DAC conversion code
  3. 所属分类:VHDL编程

    • 发布日期:2014-03-26
    • 文件大小:286.4kb
    • 提供者:jiehao
  1. FPGA控制AD程序,ADC,DAC转换接口

    2下载:
  2. FPGA控制AD程序,ADC,DAC转换接口.rar 有限状态机控制AD采样.rar,FPGA control AD procedure
  3. 所属分类:VHDL编程

    • 发布日期:2016-12-23
    • 文件大小:262.8kb
    • 提供者:黄群
  1. THS5651是一款高速DA转换器

    0下载:
  2. THS5651是一款高速DA转换器,最高转换频率可到达100MBPS,该程序利用VHDL语言对THS5651进行控制,THS5651 is a high-speed DA converter, the maximum conversion frequency can be arrived at 100MBPS, the use of VHDL language in the process control of the THS5651
  3. 所属分类:VHDL编程

    • 发布日期:2017-04-09
    • 文件大小:1.57mb
    • 提供者:陈宇
  1. jdcbzh.使用VHDL语言实现串并转换模块的实现

    0下载:
  2. 使用VHDL语言实现串并转换模块的实现,可在QUARTUS上实现,Use VHDL language string and conversion module, but in QUARTUS
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-23
    • 文件大小:1.32kb
    • 提供者:吴丹
  1. 用vhdl语言编写的2进制到10进制转换的程序

    0下载:
  2. 本文为用vhdl语言编写的2进制到10进制转换的程序,为doc格式,使用前复制于maxplus等相应软件中使用。,This article was prepared by using VHDL language 2 hex to 10 hex conversion procedures for the doc format, the use of pre-replication in maxplus, such as the use of corresponding software.
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-22
    • 文件大小:2.8kb
    • 提供者:网天才
  1. shifter.实现串行数据与并行数据的转换

    2下载:
  2. 8位双向移位寄存器: 实现串行数据与并行数据的转换,移位寄存数据功能的,8-bit bi-directional shift register: the realization of serial data and parallel data conversion, data storage function of displacement
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-22
    • 文件大小:44.69kb
    • 提供者:罗子
  1. FixToFloat.将16位二进制有符号纯小数转换为32位单精度浮点数

    0下载:
  2. 将16位二进制有符号纯小数转换为32位单精度浮点数。实际应用时,最好加tsu、tco约束条件,速度会快些。,There will be 16-bit binary decimal symbol is converted to pure 32-bit single precision floating point. Practical applications, it is best to increase tsu, tco constraints, the speed will be faste
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-23
    • 文件大小:1.07kb
    • 提供者:li
  1. s2p.rar

    3下载:
  2. 串并转换功能,采用VERILOG语言编写,包括测试文件,与大家分享,供大家参考,SERDES function, the use of language VERILOG, including the test documents to share with you, for your information
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-07-28
    • 文件大小:741byte
    • 提供者:wangdali
  1. Example.rar

    0下载:
  2. Nanny Fpga开发板的正版测试程序,内含lcd1602液晶控制驱动程序,Ad9201模数转换器和AD5440数模转换器的驱动控制程序,Nanny Fpga Development Board of the Genuine test procedures, including control lcd1602 LCD driver, Ad9201 ADC and DAC AD5440 driver control procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:132.16kb
    • 提供者:zhijun
  1. A/D转换芯片TLC2543的verilog编程

    2下载:
  2. A/D转换芯片TLC2543的verilog编程,根据TLC5243的datasheet编写,程序简单,结构清晰,可以借鉴应用-A/D converter chip TLC2543 the verilog programming
  3. 所属分类:VHDL编程

    • 发布日期:2016-12-11
    • 文件大小:1kb
    • 提供者:
  1. p2s

    0下载:
  2. 并串转换模块,内含有另个.vhd文件。一个是自己写的比较简单 另一个是参考的。-And the string conversion module, which contains another one. Vhd file. One is its relatively simple to write the other is the reference.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:322.02kb
    • 提供者:wukun
  1. SHFRT4_1

    1下载:
  2. 四位串入并出移位寄存器,实现串并转换,已通过时序验证-Four series in and out of shift register, to achieve string and conversion, has passed the timing verification
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-09-22
    • 文件大小:196kb
    • 提供者:寒星
  1. chuan2

    0下载:
  2. 用verilog HDL编写的并串转换模块,在ISE软件仿真过,也可综合-Prepared using verilog HDL and string conversion module, in the ISE software simulation, and can also be integrated
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:780.08kb
    • 提供者:李晶
  1. verilog

    0下载:
  2. verilog语言例题集锦 包含加法器,乘法器,串并转换器等verilog源代码-Example Collection contains verilog language adder, multiplier, and converters, such as string verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:110.59kb
    • 提供者:刘佳扬
  1. Dac

    0下载:
  2. 这是一款用VHDL语言编写的对外部DA芯片的控制程序,所用DA转换芯片是TI公司的TLC5615.-This is a VHDL languages used on the external DA chip control procedures, using DA converter chip is TI
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:304.37kb
    • 提供者:裴跃生
  1. ad5399

    2下载:
  2. AD5399是一款串行输入、双通道、12位数模转换器,可采用二进制补码数字编码。。 用Verilog实现其配置与功能-AD5399 is a serial input, dual-channel, 12-bit DAC, digital code can be twos complement. . Configuration and use Verilog functions to achieve its
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-12-08
    • 文件大小:1kb
    • 提供者:dengxiaosong
  1. seri-para

    1下载:
  2. 串行数据经过串并转换成4位并行数据输出,而后再经过并串转换成串行数据输出,输出与输入相同,只是有延时-After the serial data string and convert it into a 4-bit parallel data output, and then convert the string through and the serial data output, the output and input the same, but delayed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-09-22
    • 文件大小:183.2kb
    • 提供者:王宇
« 12 3 4 5 6 7 8 9 10 ... 50 »
搜珍网 www.dssz.com