CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 遍

搜索资源列表

  1. CPLD的跑馬燈

    0下载:
  2. cpld的入门交流:CPLD的跑馬燈一个简易型cpld试验电路用VHDL语言遍的-cpld entry exchange : CPLD 5,250 cpld an easy-to-use test circuit using VHDL times the
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:63.36kb
    • 提供者:口是心非
  1. tushuguan

    0下载:
  2. --功能描述 --1 刷卡后产生与本人身份唯一对应的串行二进制码元序列,作为模拟系统的输入信号(此处不妨设为8位学生学号)。 --2 经过串并转换,序列变成一个8位二进制数。 --3 遍历预先存储在rom中的学号信息,逐一和这个8位数相比较,如果有相匹配的信息,显示欢迎字样(此处用一个高电平表示),同时打开栅栏门(也用一个高电平表示)。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.46kb
    • 提供者:leizi
  1. 61EDA_D408

    0下载:
  2. 跑表计时器 用xilinx里的各种软件都实现了一遍-Stopwatch timer with Xilinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:364.33kb
    • 提供者:liupeng
  1. VHDL

    0下载:
  2. 采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下: 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。 4.共有4个通道(ch1、ch2、ch3、ch4),每个通道配备100 Bytes的RAM,当存满数据后停止数据采集并且相应通道的状态位产生报警信号。 5.数据分为8位串行输出,输出时钟由外部数据读取电路给出。 6.具备显示模块驱动功能。由SEL信号设置显示的通道,DISPLAY
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.52mb
    • 提供者:pengfu
  1. FPGA-realise-the-SPI-code

    0下载:
  2. 用verilog实现的SPI程序,还在modelsim中编写了testbetch文件,非常适合初学者做SPI实验,做一遍包括quartus应用及modelsim仿真都会了-Implementation of SPI with verilog program, also write the testbetch modelsim file, ideal for beginners to do SPI experiment, do it again, including quartus and mod
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:293.56kb
    • 提供者:万鹏
  1. extreme_point

    0下载:
  2. 极值点遍历算法,将n次一维极值点遍历结果比较,输出。-Traversal algorithm for extreme points, the n-th one-dimensional extreme points traverse the results of the output.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:8.55kb
    • 提供者:蒋沪生
  1. serialtoparellel

    0下载:
  2. 很好的串口转换程序,很好用。都试过,跑过很多遍,而且已经应用在产品设计中-Serial conversion process very good, very good. Tried everything, ran many times, but has been applied in product design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.18kb
    • 提供者:li
  1. 1324702

    1下载:
  2. 一个工业机器人和CNC加减速规划的论文,1994年的,非常老,但是详细说明了卷积方法的过程。而这个方法国内的论文基本都是引用这篇论文,但是没几个人看过。国内基本找不到,这篇论文一个棒子写的,找遍中国的各种数据库都没有,后来托国外留学的同学下载的。-Software acceleration/deceleration methods for industrial robots and CNC machining tools
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:747.23kb
    • 提供者:刘开发
  1. sram

    0下载:
  2. 该实验实现了对SRAM 的每一个地址进行遍历读写操作,然后比对读写前后的数据是否 正确,最后通过一个LED 灯的亮灭进行指示-The experimental realization of the SRAM to traverse each address read and write operations, and then compared before and after the data is read Correct, and finally through an LED fo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.3kb
    • 提供者:王世豪
  1. verilogsram

    0下载:
  2. 该文档为特权同学EMP240开发板上面的SRAM的操作,该实验实现了对 SRAM 的每一个地址进行遍历读写操作, 然后比对读写前后的数据是否正确,最后通过一个 LED 灯的亮灭进行指示,验证正常,源码和相关资料;-The document for the privileged students EMP240 development board on the operation of the SRAM above, the experiment achieved to traverse the S
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:303.51kb
    • 提供者:张威
搜珍网 www.dssz.com