搜索资源列表
blocking_nonblocking
- 讲述阻塞与非阻塞赋值的资料，很不错的资料，其实vhdl和verilog差别不打的
Verilog--shiyanbaogao
- 有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Verilog模块中应用计数器； 3. 学习测试模块的编写、综合和不同层次的仿真。 练习四 阻塞赋值与非阻塞赋值的区别 实验目的： 1． 通过实验，掌握阻塞赋值与非阻塞赋值的概念和区别； 2． 了解阻塞赋值与非阻塞赋值的不同使用场合； 3． 学习测试模块的编写、综合和不同层
simulation_of_blocking_rate
- 无线通信中阻塞率的仿真，排队论相干理论讲解-Blocking rate in wireless communications simulation, queuing theory coherent theory to explain! ! ! !
Verilogblock_in_codingandsynthesize
- Verilog编码与综合中的非阻塞性赋值。中文版-Verilog coding and synthesis of the non-blocking assignments. Chinese
block-and-nonblock
- 对于可综合风格、阻塞和非阻塞的详细讲解，教学用ppt。-A ppt about integrated style, blocking and nonblocking details, for teaching.
adder2
- 此源代码是基于Verilog语言的持续赋值方式定义的 2 选 1 多路选择器 、阻塞赋值方式定义的 2 选 1 多路选择器、非阻塞赋值、阻塞赋值、模为 60 的 BCD码加法计数器 、模为 60 的 BCD码加法计数器、BCD码—七段数码管显示译码器、用 casez 描述的数据选择器、隐含锁存器举例 ，特别是模为 60 的 BCD码加法计数器，这是我目前发现的最优源代码，应用于解码器领域。-This source code is based on the Verilog language def
Block.nonblock
- verilog 中阻塞和非阻塞的电路设计的比较 代码和设计图-Verilog and VHDL block and nonblock design comparison code and layout
delay
- 1. Blocking_LHS_Delay：阻塞赋值左式延时。 2. Blocking_RHS_Delay：阻塞赋值右式延时。 3. NonBlocking_LHS_Delay：非阻塞赋值左式延时。 4. NonBlocking_RHS_Delay：非阻塞赋值右式延时。 -1. Blocking_LHS_Delay: blocking assignment left-style delay. 2. Blocking_RHS_Delay: blocking assignment t
Example-8-2
- Verilog延时建模设计 Example-8-2目录下为设计工程子目录，目录中包含以下内容。 1. Blocking_LHS_Delay：阻塞赋值左式延时。 2. Blocking_RHS_Delay：阻塞赋值右式延时。 3. NonBlocking_LHS_Delay：非阻塞赋值左式延时。 4. NonBlocking_RHS_Delay：非阻塞赋值右式延时。 -Delay Modeling Verilog Design Example-8-2 design engi
Assertion_based_Design_2nd
- Verilog HDL 语言设计的书籍，用IC设计门类，关于阻塞-Verilog HDL, design books, with the IC design categories, on the block
D
- 此程序为以D触发器为基础的电路连接图，用于证明与学习阻塞赋值与非阻塞赋值的区别，已仿真成功。-This procedure is based on the D flip-flop circuit connection diagram for the proof and the blocking assignments and nonblocking assignments to learn the difference between the simulation has been succes
verilog
- 里面总共有三个程序，功能是实现2\3双模分频的功能，同时比较了阻塞与非阻塞语句的区别；-It has a total of three programs, the function is to realize 2, 3 dual mode points the function of the frequency, and compared with the obstruction of obstruction statement difference
Verilog-summary
- verilog非阻塞赋值总结，很有用的总结-verilog non-blocking assignment summary
dpsk_3rd
- 2DPSK调制与解调。学生实验使用，包括信号源模块、时钟源生成模块、信号调制模块，信号解调模块。 其中包含了边沿触发下的阻塞语句。 编译环境：Q2 11.0，编译语言：verilog，仿真软件：moelsim altera -2DPSK modulation and demodulation. The student experiments, including the source module clock source generation module, signal modu
PipelineCPU
- 设计一个32位流水线MIPS微处理器，具体要求如下： 1. 至少运行下列MIPS32指令。 ①算术运算指令：ADD、ADDU、SUB、SUBU、ADDI、ADDIU。 ②逻辑运算指令：AND、OR、NOR、XOR、ANDI、ORI、XORI、SLT、SLTU、SLTI、SLTIU。 ③移位指令：SLL、SLLV、SRL、SRLV、SRA。 ④条件分支指令：BEQ、BNE、BGEZ、BGTZ、BLEZ、BLTZ。 ⑤无条件跳转指令：J、JR。 ⑥数据传送指令：LW、SW
verilogAlwaysblockexplanation
- verilog下always模块的介绍，以及怎么用always模块实现组合逻辑和时序逻辑，阻塞和非阻塞的深入介绍。-verilog：always block introduction
11-Verilogblock
- verilog 阻塞幅值和非阻塞赋值的区别讲的不错，可用看看，对初学者很有帮助。-Verilog blocking amplitude and non-blocking assignment about the difference between a good, can be used to see, is very helpful for beginners.
02_nonblocking_assignment
- verilog HDL file 非阻塞赋值描述 带仿真 用于理解 阻塞赋值与非阻塞赋值的区别-this is a verilog HDL file for non blocking assignment.
FPGAcode
- verilog HDL语言编程实现比较、分频、除法、阻塞与非阻塞语句的源文件和test文件-compare, division,half_clock,block and unblock
信号分析与处理——MATLAB语.part1
- ① Verilog的抽象级别 ② Verilog的模块化设计 ③ 如何给端口选择正确的数据类型 ④ Verilog语言中latch的产生 ⑤ 组合逻辑反馈环 ⑥ 阻塞赋值与非阻塞赋值的不同 ⑦ FPGA的灵魂状态机 ⑧ 代码风格的重要性((1) the abstract level of Verilog The modular design of Verilog How to select the correct data type for the