CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 123

搜索资源列表

  1. 123

    0下载:
  2. 基于quartus的,状态机实现流水灯,verilog HDL语言编写-Quartus-based, the state machine to achieve water lights, verilog HDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:230.03kb
    • 提供者:sky
  1. 123

    0下载:
  2. 一个用VHDL语言编辑的一个8位的用于相等比较的比较器-easy
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:260.76kb
    • 提供者:XC
  1. 123

    0下载:
  2. 再FPGA内部实现数模转换易于增加分辨率,使用-Another FPGA internal digital-analog conversion is easy to achieve increased resolution, the use of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:5.28kb
    • 提供者:王毅
  1. 123

    0下载:
  2. 基于VHDL的防抖型矩阵式键盘设计.pdf-VHDL-based anti-shake type of keyboard design matrix. Pdf
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:353.69kb
    • 提供者:kenshin
  1. 123

    0下载:
  2. 将通过仿真的VHDL 程序下载到FPGA 芯片EPF10K10LC84-3 上,取得了较为满意的结果。本设计选择的(3,1,2)卷积码和(2,1,1)卷积码,都是极具代表性的卷积码。因为卷积码具有相似的结构和特点,所以(3,1,2)卷积编码器和(2,1,1)卷积解码器的设计思想,具有普遍适用性。-Through the simulation of the VHDL program downloaded to the FPGA chip EPF10K10LC84-3, the obtained s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:5.07kb
    • 提供者:王彬
  1. 123

    0下载:
  2. Verilog是广泛应用的硬件描述语言,可以用在硬件设计流程的建模、综合和模拟等多个阶段。随着硬件设计规模的不断扩大,应用硬件描述语言进行描述的CPLD结构,成为设计专用集成电路和其他集成电路的主流。通过应用Verilog HDL对多功能电子钟的设计,达到对Verilog HDL的理解,同时对CPLD器件进行简要了解。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:586.59kb
    • 提供者:
  1. 123

    0下载:
  2. VHDL电子时钟设计论文,利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。-VHDL design of e-paper clock, using a complete inter-chip clock source, buttons, speakers and monitors (digital control) than all the digital circuit functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:8.16kb
    • 提供者:zheyu
  1. 123

    0下载:
  2. 运用VHDL语言,使用FPGA技术,实现四相步进电机的细分步进控制驱动,让电机运行更加稳定,可以实现横转矩。-Using VHDL language, using the FPGA technology, four-phase stepper motor driver stepper control, so that motor run more stable, horizontal torque can be achieved
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:237.7kb
    • 提供者:遇客
  1. 123

    0下载:
  2. 多波形信号发生器VHDL代码 频率、相位、幅值、方波占空比可调-mutiple signal productions vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:60.32kb
    • 提供者:王鹏
  1. 123

    0下载:
  2. verilog实现电子钢琴 自己测试过的很好用-verilog for electronic piano with his well tested
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:352.41kb
    • 提供者:guoxiaoli
  1. 123

    0下载:
  2. FPAG 定制基于Avalon总线的用户外设实验-Avalon-based user customized peripheral bus experiment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:10.36kb
    • 提供者:張三
  1. 123

    0下载:
  2. 这是数字信号处理的FPGA实现的光盘里面的源代码,里面VHDL 和verilog 两种语言都有-This is a digital signal processing inside the FPGA implementation of the source code of the disc, there are two languages VHDL and verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:852.97kb
    • 提供者:
  1. 123

    0下载:
  2. 华为大规模逻辑设计指导书吗,对FPGA设计很有帮助-Huawei guide book on the large-scale logic design, FPGA design useful for
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.95mb
    • 提供者:冯健
  1. 123

    0下载:
  2. 华为_静态时序分析与逻辑设计,FPGA时序分析友-Huawei _ static timing analysis and logic design, FPGA timing analysis of Friends
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:549.78kb
    • 提供者:冯健
  1. 123

    0下载:
  2. 系统介绍了数字开发系统平台FPGA设计中的部分技巧 对于FPGA开发研究人员具有一定的指导和帮助意义-Systematic introduction of digital development platform FPGA design techniques for FPGA development of some of the researchers have some sense of guidance and help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.13mb
    • 提供者:AndyLee
  1. etyft

    0下载:
  2. 123 紧固件钢结构竟复活方法还库呼呼有客户部衣服和发叫一分耕耘给软硬件-sorry i you she he it vidieo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.09kb
    • 提供者:caijiabao
  1. 123

    0下载:
  2. 体系相对导航系的角速度在体系上的分量 参照捷联惯性_里程仪_伪卫星车载组合导航系统研究 locity(i,:)) ) - gn 车体相对惯性系加速度在地理坐标系上的分量,标称值 参照捷联惯性_里程仪_伪卫星车载组合导航系统研究36 --1个论文(GPS中频信号处理及其FPGA实现)-System angular velocity relative navigation system' s components in the system, inertial reference _
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.72mb
    • 提供者:武广录
  1. 123

    0下载:
  2. 设计一个MCU小系统,实现数据比较的功能,自己设计汇编代码-MCU design a small system, data comparison functions, design their own assembly code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:766.47kb
    • 提供者:yingxiong
  1. 123

    0下载:
  2. 交通灯控制器课程设计,是大学教程eda的一个重要的课程设计,是一个比较贴切生活的例子。-Traffic light controller curriculum design is an important university tutorial eda curriculum design is a more appropriate example of life.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:81.95kb
    • 提供者:swallow
  1. 123

    0下载:
  2. 4位并串转换器,VHDL实现。希望给大家提供参考和帮助,其中可能存在商榷位置处。-It is good sample,hope help others.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:586byte
    • 提供者:明月天涯
« 12 »
搜珍网 www.dssz.com