搜索资源列表
mux16_1
- 本程序实现了对输入数路的16选1功能,需要的同志可以研究研究,共同进步-the realization of the import of a number of routes 16 election a function, the comrades need to be studies, and common progress
VHDL-XILINX-EXAMPLE26
- [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现AD
Code_for_Bilinear Interpolation
- 根據不同測試pattern,設計的電路要能對16×16 pixels的原圖影像作縮放,產生16×16、32×32的放大或縮小影像。
trunk-hdlc.rar
- 高级链路层协议的实现,vhdl,fpga,- 8 bit parallel backend interface - use external RX and TX clocks - Start and end of frame pattern generation - Start and end of frame pattern checking - Idle pattern generation and detection (all ones) - Idle pattern
switch_control
- 32路模拟切换开关的控制逻辑源码,可实时控制32路模拟单端信号或16路差分信号的切换。-32 analog switch control logic source, real-time control of 32 single-ended analog signal or differential signal switch 16.
TRIGER
- 触发方式,多种触发方式包括序列触发,和电平触发等多种触发,可以做到16路输入-Trigger mode, trigger a variety of ways including the sequence of the trigger, and trigger-level trigger, etc., can do the importation of 16
vhdltest
- 自己设计的几个VHDL程序,包括译码器电路,多路开关,比较器应用,和16乘8RAM电路,各模块及最终的顶层原理图和引脚我都已给好,希望对大家的学习有所帮助-A few of their own design VHDL procedures, including the decoder circuit, multiple switches, comparator applications, and 16 by 8RAM circuit, each module and final top-leve
daima
- 寄存器组 1. 实验目的 (1)了解通用寄存器组的用途及对CPU的重要性。 (2)掌握通用寄存器组的设计方法。 2. 实验要求 设计一个通用寄存器组,满足以下要求: (1)通用寄存器组中有4个16位的寄存器。 (2)当复位信号reset=0时,将通用寄存器组中的4个寄存器清零。 (3)通用寄存器组中有1个写入端口,当DRWr=1时,在时钟clk的上升沿将数据总线上的数据写入DR[1..0]指定的寄存器。 (4)通用寄存器组中有两个读出端口,由控制信IDC控制,
CRC
- 一個CRC-12計算的串入式電路並下載至FPGA電路板-FPGA CRC-16
verilog
- Verilog初学者例程:1位全加器行为级设计、1位全加器门级设计、4位超前进位加法器、8位bcd十进制加法器、8位逐次进位加法器、16位超前进位加法器、16位级联加法器、多路四选一门级设计、七段译码器门级设计-Verilog routines for beginners: a behavioral-level design full adder, a full adder gate-level design, 4-ahead adder, decimal 8-bit bcd adder, 8-
The-VHDL-various-basic-code
- VHDL的各种基本代码 包括4选1,8选1多路选择器,8位全加器,加1减1计数器,序列检测器,异步清零16位加减可控计数器,数码管扫描程序,双2选1,状态机等基本程序!-VHDL basic code including 4 election 1,8 to 1 multiplexer selector, 8-bit full adder, plus 1 minus 1 counter sequence detector, asynchronous clear 16 plus or minus
ad7665pll
- AD7665的控制程序,8路AD穿行,到FPGA中进行了并行转换,16位模式,从模式-AD7665 control program, AD through 8 road, into the FPGA parallel conversion, 16 bit pattern from the pattern
Duoyewu1202
- 16路视音频光端机源代码,带开关量,RS485,E1等多业务光端机-16 Optical audio source code, with the switch, RS485, E1, etc. Optical Multiservice
RAM_Delay
- 利用块RAM实现数据延时,ab两路数据的位宽都是32位,a路延时16个时钟,b路延时8个时钟-Using block RAM data latency, ab two way data bits wide is 32, a way to delay 16 clock, eight clock delay b road
HAPF_SLAVE2
- 高压链式SVG控制用FPGA的verilog程序,其中包括SPI,16路SCI同步通讯模块程序,保护自锁功能程序,基于滞环的无功功率检测和补偿策略;还包括FPGA和DSP之间通过总线方式进行数据的快速交互等;程序完整-SVG high voltage chain of verilog FPGA control procedures, including SPI, 16 road SCI synchronous communication module procedures to protect
LTC_1867_driver
- Verilog实现LTC1867的驱动程序,功能:四路单端输入CH0~CH3,系统时钟频率50MHZ,SCK为12.5MHZ,接收数据按通道四路实时输出,输出频率为100HZ,16位数据。-Verilog realize LTC1867 driver features: four single-ended input CH0 ~ CH3, the system clock frequency is 50MHZ, SCK is 12.5MHZ, receive data by channel fo
基于FPGA的多路同步脉冲发生器设计1
- 采用FPGA(现场可编程门序列)编写VHDL语言设计多路同步脉冲发生器,对信号进行分频处理,实现四路信号相位相差T/16和T/8的延迟相位输出,实现的四路脉冲与传统的脉冲同步器不同,它具有高集成度,高通用性,容易调整和高可靠性等特点。(Using FPGA (field programmable gate sequence) to write VHDL language to design multi-channel synchronous pulse generator, to divide
AD7606_NiosII_ucosII系统开发
- 实现AD7606基于Nios II CPU下的多路离子采集电路设计 可实现8通道 16位 250Ksps的数据采集在UcosII实时操作系统下完成数据采集与网口传输