CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 4-20

搜索资源列表

  1. rs_decoder_31_19_6.tar

    1下载:
  2. Hard-decision decoding scheme Codeword length (n) : 31 symbols. Message length (k) : 19 symbols. Error correction capability (t) : 6 symbols One symbol represents 5 bit. Uses GF(2^5) with primitive polynomial p(x) = X^5 X^2 + 1
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-22
    • 文件大小:13.91kb
    • 提供者:孟轲敏
  1. ScanKb

    0下载:
  2. 共阳极连接的键盘扫描程序 PC5 PC4 PC3 PC2 PC1 PC0 PC10 0 1 2 3 17 18 PC9 4 5 6 7 19 20 PC8 8 9 10 11 21 22 PC7 12 13 14 15 23 24 PC6 16 25 -total anodic bonding keyboard scanning procedures PC5 PC4 PC3 advection The position PC0 PC10 0 1 2 3 17 1
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.45kb
    • 提供者:zheng
  1. VHDL-XILINX-EXAMPLE26

    1下载:
  2. [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现AD
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.52mb
    • 提供者:fuhao
  1. eda-vhdl-traficlightctrl

    0下载:
  2. 用VHDL语言描述和实现的一个交通灯控制器,该交通灯系统为一个十字路口交通管理信号灯,用于主干道与乡间公路的交叉路口,要求是优先保证主干道的畅通,因此平时处于“主干道绿灯,乡间道红灯”状态,只有在乡间公路有车辆要穿行主干道时才将交通灯切向“主干道红灯,乡间道绿灯”,一旦乡间公路无车辆通过路口,交通灯又回到“主绿,乡红”的状态。此外,主干道每次通行的时间不得短于1分钟,乡间公路每次通行时间不得长于20秒。而在两个状态交换过程中出现的“主黄,乡红”和“主红,乡黄”状态,持续时间都为4秒。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.11kb
    • 提供者:黄然
  1. DEMO1_KEY_LED

    0下载:
  2. KX_DVP3F型FPGA应用板/开发板(全套)包括:  CycloneII系列FPGA EP2C8Q208C8 40万们,含20M-270MHz锁相环2个。  RS232串行接口;VGA视频口  高速SRAM 512KB。可用于语音处理,NiosII运行等。  配置Flash EPCS2, 10万次烧写周期 。  isp单片机T89S8253:MCS51兼容单片机,12
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:352.27kb
    • 提供者:ldg
  1. traffic_1112

    0下载:
  2. 一个交通灯的vhdl语言实现 用 VC的  1.在指定的文件夹内查找某个文件      2.获取系统文件夹的路径, 要求显示windows system temp 当前目录的路径 C语言  跳马问题:在5*5的棋盘上,以编号为1的点出发,按日只跳马,要求不重复地跳所有位置,求出符合规则所有跳马的方案     1  6  15  10  21     14 9  20  5   16     19 2  7   22  11     8  13 24  17  4     25 18 3   12
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.37kb
    • 提供者:小三
  1. VHDL学习的好资料--18个VHDL实验源代码

    9下载:
  2. 20个VHDL实验源代码,包括: 1 交通灯控制器 2 格雷码变换器 3 BCD码加法器 4 四位全加器 5 四人抢答器 6 4位并行乘法器 9 步长可变加减计数器 10 可控脉冲发生器 11 正负脉宽数控信源 12 序列检测器 13 4位流水乘法器 14 出租车计费器 15 多功能数字钟 16 多功能数字秒表 17 频率计 18 七人表决器 19 数码锁 20 VGA彩条发生器
  3. 所属分类:VHDL编程

    • 发布日期:2009-04-26
    • 文件大小:16.15kb
    • 提供者:qjhktk
  1. wash

    1下载:
  2. 设计制作一个简易全自动洗衣机控制器。 1、洗衣机的功能有洗涤、漂洗和脱水,每个功能持续的时间分别为20秒、15秒和10秒。 2、用一个按键实现洗衣程序的手动选择:A、单洗涤;B、单漂洗;C、单脱水;D、漂洗和脱水;E、洗涤、漂洗和脱水全过程。 3、在所选择的程序完成之后,控制器应处于停止状态。 4、用一个按键实现暂停洗衣和继续洗衣的控制, 暂停后继续洗衣应回到暂停之前保留的状态。 5、用发光二极管指示状态;用数码管以倒计时的方式显示当前状态的剩余时间 -Aut
  3. 所属分类:VHDL编程

    • 发布日期:2013-12-06
    • 文件大小:596.13kb
    • 提供者:onway
  1. ADC0809VHDL

    0下载:
  2. 8.4 ADC0809 VHDL控制程序 见随书所附光盘中文件:ADC0809VHDL程序与仿真。 --文件名:ADC0809.vhd --功能:基于VHDL语言,实现对ADC0809简单控制 --说明:ADC0809没有内部时钟,需外接10KHz~1290Hz的时钟信号,这里由FPGA的系 --统时钟(50MHz)经256分频得到clk1(195KHz)作为ADC0809转换工作时钟。 --最后修改日期:2004.3.20 -8.4 ADC0809 VHDL con
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:3.82kb
    • 提供者:wangnan
  1. qdq

    0下载:
  2. (1)用于竞赛强大的四人抢答器 (2)抢答开始后20秒倒计,倒计结束后无人抢答显示超时 (3)能显示抢答台号 (4)系统复位后进入抢答状态,能显示犯规警报-(1) is used to contest a powerful four Responder (2) to answer in 20 seconds after the start of countdown, countdown display time-out after no one to answer in (3) ca
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:686.38kb
    • 提供者:
  1. song

    0下载:
  2. module song(clk,key,song_out,led) input [7:0] key input clk output song_out output [7:0] led reg song_reg reg [21:0] count reg [19:0] delay reg [7:0] key_reg always @(posedge clk) begin count=count+1 if((count==de
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:357.17kb
    • 提供者:罗仲景
  1. PL_auto1

    0下载:
  2. 自动售饮料控制器 (1) 该系统能完成货物信息存储、进程控制、硬币纸币处理、余额计算和显示等功能; (2) 该系统可以销售20种货物,每种的数量和单价在初始化时输入,在存储器中存储。用户可以用1元和5角的硬币以及20元、10元、5元、1元纸币进行购物,按键进行选择。 (3) 系统根据用户输入的货币,判断钱币是否够,钱币足够则根据顾客的要求自动售货,钱币不够则给出提示并退出。 (4) 系统自动计算出应找钱币余额和库存数量并显示。 -Beverage vending contro
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.45kb
    • 提供者:吴刚
  1. EDA5

    0下载:
  2. 交通灯控制器设计:1.有MR(主红)、MY(主黄)、MG(主绿)、CR(乡红)、CY(乡黄)、CG(乡绿)六盏交通灯需要控制; 2.交通灯由绿→红有4秒黄灯亮的间隔时间,由红→绿没有间隔时间; 3.系统有MRCY、MRCG、MYCR、MGCR四个状态; 4.相间公路右侧各埋有一个传感器,当有车辆通过相间公路时,发出请求信号S; 5.平时系统停留在MGCR状态,一旦S信号有效,经MRCY转入MRCG状态,但要保证MRCG状态也不得短于一分钟; 6.一旦S信号无效,系统脱离MRC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1013.35kb
    • 提供者:周旋
  1. Wave-Generators_4-kinds

    0下载:
  2. 简易波形发生器.4种波形_频率可调:1-20千赫兹。基于ECILPS开发,可用于Altera的SOPC中。-Simple waveform generator waveforms _ _4 :1-20 Adjustable Frequency kHz. ECILPS based development, can be used in SOPC of ALTERA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.16mb
    • 提供者:李寅鑫
  1. trafficlight

    0下载:
  2. 交通信号控制器的VHDL设计 设计任务:模拟十字路口交通信号灯的工作过程,利用实验板上的两组红、黄、绿LED作为交通信号灯,设计一个交通信号灯控制器。要求: (1) 交通灯从绿变红时,有4秒黄灯亮的间隔时间; (2) 交通灯红变绿是直接进行的,没有间隔时间; (3) 主干道上的绿灯时间为40秒,支干道的绿灯时间为20秒; (4) 在任意时间,显示每个状态到该状态结束所需的时间 -Traffic signal controller VHDL design design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.26mb
    • 提供者:陈仲海
  1. Four-Responder

    0下载:
  2. (1)设计用于竞赛抢答的四人抢答器; .有多路抢答,抢答台数为4; .具有抢答开始后20秒倒计时,20秒倒计时后无人抢答显示超时,并报警; .能显示超前抢答台号并显示犯规警报; (2) 系统复位后进入抢答状态,当有一路抢答按键按下,该路抢答信号将其余各路抢答信号封锁,同时铃声想起,直至该路按键松开,显示牌显示该路抢答台号; -(1) is designed to answer in the four competition Responder . More way to an
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:8.74kb
    • 提供者:薛静
  1. VHDL_Traffic-Light

    0下载:
  2. 设计任务:模拟十字路口交通信号灯的工作过程,利用实验板上的两组红、黄、绿LED作为交通信号灯,设计一个交通信号灯控制器。要求: (1) 交通灯从绿变红时,有4秒黄灯亮的间隔时间; (2) 交通灯红变绿是直接进行的,没有间隔时间; (3) 主干道上的绿灯时间为40秒,支干道的绿灯时间为20秒; (4) 在任意时间,显示每个状态到该状态结束所需的时间。 -The design task: simulate the crossroads of the working process
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:746.04kb
    • 提供者:
  1. jiaotd

    0下载:
  2. 用vhdl编的交通灯程序。。1.正常情况下交叉路口的轮流通行(主道3个LED红、黄、绿控制直行,支道3个LED红、黄、绿);并要求主干道每次至少放行30秒;支干道每次至多放行20秒; 2.每次绿灯变红灯,要求黄灯先亮5秒钟。 3.特殊情况控制通行方式控制,用按键开关K1控制主道通行,支道禁行,K2控制支道通行,主道禁行,特殊情况控制通行放行。 4.有紧急情况时用按键开关K0控制两道均为红灯; 5.4位LED数码管能够显示双直行方向绿灯和红灯的等待时间;-Vhdl series o
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:378.9kb
    • 提供者:jackychen
  1. chuzuche

    0下载:
  2. 使用vhdl语言设计的出租车计费器。实现计费功能,计费标准为:按行驶里程收费。起步价是8.00元,并在行驶3公里后,在按1.90元/公里计费。当计费器达到或超过20元时,每公里加收50 的车费,车停止是不计费。 显示功能:将车费及里程显示出来,车费和里程显示各使用4位数码管。 模拟功能:能模拟汽车启动,停止,暂停以及加速等状态。 -Using vhdl language design taxi meter. Billing functions, accounting standard
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:565.7kb
    • 提供者:陈小龙
  1. quartus-clock.RAR

    0下载:
  2. 设计FPGA电路以模拟多功能电子表的工作过程,功能如下:(1 )数字钟,要求从00:00 :00点计到23 :59:59 (2)数字跑表(3 )调整时间 (4)闹钟设置,可以设置2个闹钟,闹钟时间到了后会提醒,提醒时间持续20 秒,如果此时按A键,则该闹钟解除提醒,如果按住B键,闹钟暂停提醒。但是3 分钟后重复提醒一次。如果闹钟响时没有按键,则响完20秒之后暂停,然后同样3 分钟后重新提醒一次。(5 )日期设置。可以设置当前的日期, 比如2012年08月20 日。-Design FPGA c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:1.59mb
    • 提供者:章梓音
« 12 »
搜珍网 www.dssz.com