CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 5s

搜索资源列表

  1. duogongnengdianzizhong

    0下载:
  2. 具有整点报时功能,整点时响铃5s。具有控制启动和关闭功能。 具有调整起床铃,熄灯铃时间的功能。 具有调整打铃时间长短和间歇时间长短的功能。 -with whole point timekeeping function, the whole point ringing 5s. Have control startup and shutdown functions. Get up with adjustments bell, lights-out bell time function.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:919.4kb
    • 提供者:吴声炬
  1. trrafficlight

    0下载:
  2. (1)当乡村公路无车时,始终保持乡村公路红灯亮,主干道绿灯亮。 (2)当乡村公路有车时,而主干道通车时间已经超过它的最短通车时间时,禁止主干道通行,让乡村公路通行。主干道最短通车时间为25s 。 (3)当乡村公路和主干道都有车时,按主干道通车25s,乡村公路通车16s交替进行。(4)不论主干道情况如何,乡村公路通车最长时间为16s。 (5)在每次由绿灯亮变成红灯亮的转换过程中间,要亮5s时间的黄灯作为过渡。 (6)用开关代替传感器作为检测车辆是否到来的信号。用红、绿、黄三种颜色的
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-16
    • 文件大小:2.1kb
    • 提供者:Richard
  1. pingpangqiuyouxi.rar

    0下载:
  2. 设计一个乒乓球游戏机,该机模拟乒乓球比赛的基本过程和规则,并能自动裁判和计分。 1、 使用乒乓球游戏机的甲乙双方各在不同的位置发球或击球。 2、 乒乓球的位置和移动方向有灯亮及依次点燃的方向决定,球移动的速度为0.1~0.5S移动一位。使用者根据球的位置发出相应的动作,提前击球或出界均判失分。设计者可按过网击球来设计,也可按乒乓球移动到对方第二盏灯亮后方可击球来设计。 3、 比赛用21分为一局来进行,甲乙双方都应设置各自的计分牌,任何一方先计满21分,该方就算赢了此局。当计分牌清零后,又可
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.09kb
    • 提供者:离火
  1. traffic_light

    0下载:
  2. EDA课程所编的作业——交通灯,具体要求是在道路十字路口的两个方向各设一组红绿黄指示灯,显示顺序为:其中一个方向是绿灯、黄灯、红灯,另一个方向是红灯、黄灯、绿灯;设置一组数码管,以倒计时的方式显示允许通过或禁止通过的时间,其中绿灯、黄灯、红灯的持续时间分别为10S,5S,15S。 -EDA courses compiled job- traffic lights, the specific requirement is that the crossroads on the road in b
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:275.25kb
    • 提供者:buyi
  1. hainan

    0下载:
  2. MAX+PLUS2环境下VHDL彩灯控制器编程 1.有十只LED,L0……L9 2.显示方式 ①先奇数灯依次灭 ②再偶数灯依次灭 ③再由L0到L9依次灭 3.显示间隔0.5S,1S可调-MAX+ PLUS2 programming environment, VHDL lantern controller 1. With 10 LED, L0 ... ... L9 2. Display odd lights turn off before ① ② ③ again
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.07kb
    • 提供者:吴海霞
  1. jtd

    0下载:
  2. 交通灯vhdl程序,使用交通灯模块的 12个发光二极管,东西EW为主干道主干绿灯50秒,红灯30s,黄灯5s。-Vhdl program traffic lights, traffic lights use light-emitting diode module 12, East EW 50 seconds for the trunk main green, red 30s, yellow 5s.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:936byte
    • 提供者:zheyu
  1. jiaotongdeng

    0下载:
  2. 我们设计一个简单的十字路口交通灯。交通灯分东西和南北两个方向,均通过数码管和指示灯指示当前的状态。设两个方向的流量相当,红灯时间45s,绿灯时间40s,黄灯时间5s.-We design a simple traffic light intersection. West and East, and North-South traffic lights both directions, both through the digital control and the indicator indic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:27.7kb
    • 提供者:shenlina
  1. LED

    0下载:
  2. 按下列顺序无限循环移动彩灯显示电路,LED灯总数为8个,具体循环次序如下:1.D7,D3,其余灭,右移三次后全灭 2。D4,D0亮,其余灭,左移三次后全灭 3。D3,D4亮,其余灭,各向两边移三次后全灭 4,D7,D0亮,其余灭,各向中间移三次后全灭 -----上述灯移动的间隔为0.5s-In the following order infinite loop mobile lantern display circuit, LED lights total of 8, th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:435kb
    • 提供者:xizi
  1. jiaotongdengkongzhiqi

    0下载:
  2. 设计一个用于十字路口的交通灯控制器。 基本要求: 东西和南北方向各有一组红、黄、绿灯用于指挥交通,红、黄、绿的持续时间分别为25s,5s,20s。 当有紧急情况(如消防车)时,两个方向均为红灯亮,计时停止,当特殊情况结束后,控制器恢复原来状态,正常工作。 一组数码管,以倒计时方式显示两个方向允许通行或禁止通行的时间。 -Design a controller for a traffic light intersection. Basic requirements: north-s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:137.49kb
    • 提供者:唐晓明
  1. crossroadtrafficlights

    0下载:
  2. 十字路口交通管理器设计,甲、乙道路交替通行,每次通行时间30s 交替通行时刻,要求有5s的准备时间,即每次绿灯变红灯时,黄灯应先亮5s。而红灯变绿灯则不需要亮黄灯 -Intersection traffic management design, A and B alternate access road, each turn of access time access time of 30s, 5s required preparation time, which changes eac
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:3.37kb
    • 提供者:张建林
  1. trafficlight

    0下载:
  2. 基于VHDL的交通灯控制设计,功能: 1 主干道绿灯亮时,支干道红灯亮;支干道绿灯亮时,主干道红灯亮。二者交替允许通行,主干道每次放行35s,支干道每次放行25s。每次由绿灯变为红灯的过程中,通过点亮黄灯作为过渡,黄灯的时间为5s。 2 能实现正常的倒计时显示功能,即通过7段数码管对交通灯剩余时间进行倒计时显示。 3 能实现总体清零功能,计数器由初始状态开始计数,对应状态的显示灯点亮。 4 能实现特殊状态的功能显示,进入特殊状态时,主干道和支干道即东西、南北路口均显示红灯状态。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.16kb
    • 提供者:李名山
  1. biyeshejiyuandaima

    0下载:
  2. 智能打铃系统源代码 功能题目名称: 基于FPGA的智能打铃系统的设计 基本要求:1、基本计时和显示功能(用12进制显示):包括上下午标志; 2、能够设置当前时间; 3、能够实现基本打铃功能,规定: 上午06:00起床铃,打铃5s,停2s,再打铃5s; 下午10:00熄灯铃,打铃5s,停2s,再打铃5s。 重点研究问题:进行模块划分,并实现各模块的功能; -Smart features a bell system source code Title Name:
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:9.35kb
    • 提供者:黄婷婷
  1. traffic-control

    0下载:
  2. 设计一个只有四种信号灯的交通灯控制器:由一条主干道和—条支干道汇合成十字路口,在每个入口处设置红、绿、黄、左拐允许四盏信号灯,红灯亮禁止通行,绿灯亮允许通行,黄灯亮则给行驶中的车辆有时间停在禁行线外,左拐灯亮允许车辆向左拐弯。信号灯变换次序为:主支干道交替允许通行,主干道每次放行40s,亮5s红灯让行驶中的车辆有时间停到禁行线外,左拐放行15s,克5s红灯;支干道放行30s,亮5s黄灯,左拐放行15s,亮5s红灯……。各计时电路为倒计时显示。-Only four traffic lights t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-25
    • 文件大小:15kb
    • 提供者:小石头
  1. digital-frequency-meter

    0下载:
  2. 数字频率计的设计,1.频率测量范围:1Hz—9999Hz。 2.数字显示位数:4位数字显示。3.被测信号幅度Ui=0.5—5V(正弦波、三角波、方波)。4.测量时间:t≤1.5S-The design of digital frequency meter, 1. Frequency Range: 1Hz-9999Hz. 2. Digital Display digits: 4-digit display. 3. The measured signal amplitude Ui = 0.5-5
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:50.31kb
    • 提供者:翟明
  1. jiaotongdeng

    0下载:
  2. 设有两条通行通道,分别沿方向1和方向2通行。每一方向都有红、黄、绿组成的交通信号灯。这些信号灯由相应的高有效信号(R1,G1,Y1,R2,G2,Y2)来驱动。当有特殊情况时,加一个闪烁灯显示,按键,所有红灯亮,再按下时,解除红灯亮;要求绿灯点亮时间为20s,黄灯点亮时间为5s。-Has two access channels, respectively, along the direction 1 and direction 2 to pass. Each direction has a red
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:40.39kb
    • 提供者:xyl
  1. traffic

    0下载:
  2. 交通灯:可以实现LED矩阵5s对直行,停止,转弯的变换,并且实现在倒计时2秒时闪烁提醒-Traffic lights: LED matrix can be achieved straight 5s on, stop, turn the transformation, and achieve the countdown 2 seconds flashing to remind
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.12kb
    • 提供者:HWZ
  1. LightExp

    0下载:
  2. 交通灯,基于TPC,5s,3s,其中3s内黄灯可1s闪烁一次。重复。-LightExp code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:633byte
    • 提供者:正体不明
  1. Traffic-Light-Control-VHDL

    0下载:
  2. 实现东西南北四向交通灯控制。。1.东西主干道、南北支干道方向各有一组红,黄,绿灯用于指挥交通,主干道东西方向红、黄、绿灯的持续时间分别为30s,5s,50s;支干道南北方向红、黄、绿灯的持续时间分别为50s,5s,30s。 2.当有紧急情况(如消防车)时两个方向均为红灯亮,计时停止,数据清零,当特殊情况结束后,控制器恢复原来状态,正常工作。 3.以倒计时方式显示两个方向允许通行或禁止通行的时间。 -traffic light controller..VHDL ..Altium Desig
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:818.87kb
    • 提供者:陈飞
  1. JTD

    0下载:
  2. 基于verilog的交通灯,倒计时并具有动态显示功能。红灯结束后黄灯闪烁5s,stop为高电平时,数码管闪烁并禁止通行-traffic light with a function of displaying and counting.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:28.98kb
    • 提供者:dst
  1. 1s-and0.5s

    0下载:
  2. fpga verilog入门经典系列完整版:分频1s,0.5s-fractional frequency_1s and 0.5s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:278.3kb
    • 提供者:wdlpt
« 12 »
搜珍网 www.dssz.com