CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - Accounting

搜索资源列表

  1. yangwenli

    0下载:
  2. 计费器设计中速度控制模块、里程计数模块、计费计数模块vhdl源代码-accounting device design speed control module, the mileage counter module, billing module count vhdl source code
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.69kb
    • 提供者:dartvader
  1. taxi_counter

    0下载:
  2. 用VHDL编写的一个出租车计费器,起步6元计2公里,此后每半公里计0.8元,停车等待每2.5分计0.8元。通过仿真,但未下载到CPLD测试-a taxi prepared by the accounting device, starting six yuan or 2 km, then every half kilometer or 0.8 yuan, stopping to wait for every 2.5 minutes or 0.8 yuan. Through simulation,
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:237.47kb
    • 提供者:尚方喆
  1. Phone-meter

    0下载:
  2. 这是电话计费器的Verilog源程序,已经编译通过,可以直接使用-This is a call accounting device Verilog source code, has been compiled by, can be used directly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:16.07kb
    • 提供者:莫然
  1. ThetaxiaccountingsystembasedonVHDL

    0下载:
  2. 利用VHDL 语言设计出租车计费系统, 使其实现计费以及预置和模拟汽车启动、停止、暂停等功能, 并设计动态扫描电路显示车费数目, 突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点。此程序通过下载到特定芯片后, 可应用于实际的出租车计费系统中。-The taxi accounting system based on VHDL includes the design of the tariff software , the p reset and simulation ofthe ca
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:115.19kb
    • 提供者:珍子
  1. chuzuche

    0下载:
  2. 出租车的计费系统,通过这个文件可以清楚地了解出租车的计费原理。-Taxi billing system, the adoption of the document can be a clear understanding of the accounting principle of a taxi.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.19mb
    • 提供者:max
  1. 61EDA_D888

    0下载:
  2. 基于Verilog HDL出租车计费系统的研制-Based on Verilog HDL Taxi Accounting System
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:416.04kb
    • 提供者:panda chen
  1. 13

    0下载:
  2. 风险成因何在?银行财会如何专业防范风险?-What causes the risk? Bank accounting to professional risk prevention?
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:753.15kb
    • 提供者:jiajia
  1. niossmall

    0下载:
  2. 我配置的nios,占门数少,内存选用的是onchipram-I configured the nios, accounting for a small gate count, memory use is onchipram
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.88mb
    • 提供者:光芒电子
  1. taxi-money

    1下载:
  2. 使用verilog编写,实现出租车计价器得日常计费功能-Prepared using verilog achieve Taximeter daily accounting functions have
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2.85mb
    • 提供者:陈凡
  1. EDAsheji-chuzuche-jifei

    0下载:
  2. 设计一个出租车计费器,能按路程计费,具体要求如下: (1)实现计费功能,计费标准为:按行驶里程计费,起步价为6.00元,并在汽车行驶2km后按1.2元/km计费,当里程数达到15km后,没千米加收50 的空驶费,车辆停止和暂停时不计费。 (2)现场模拟汽车的启动、停止、暂停和换挡等状态。 (3)设计数码管显示电路,将车费和路程显示出来,各有1位小数。 -Design of a taxi meter, to the journey billing, specific require
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:243.62kb
    • 提供者:wyj
  1. 15-PWM

    0下载:
  2. pwm 调光 不同脉宽的pwm调节脉宽,通过占空比来调节二极管的亮度-The light pulse width different PWM PWM adjust pulse width, through the accounting for adjusting the brightness of the diode than empty
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:22.22kb
    • 提供者:黄浦江
  1. chuzuche

    0下载:
  2. 使用vhdl语言设计的出租车计费器。实现计费功能,计费标准为:按行驶里程收费。起步价是8.00元,并在行驶3公里后,在按1.90元/公里计费。当计费器达到或超过20元时,每公里加收50 的车费,车停止是不计费。 显示功能:将车费及里程显示出来,车费和里程显示各使用4位数码管。 模拟功能:能模拟汽车启动,停止,暂停以及加速等状态。 -Using vhdl language design taxi meter. Billing functions, accounting standard
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:565.7kb
    • 提供者:陈小龙
搜珍网 www.dssz.com