搜索资源列表
fpga(CAN)
- fpga实现ＣＡＮ总线控制器源码,每个项目都有说明文件，介绍使用方法。-fpga CAN Bus Controller source, each with explanatory documents on the use of methods.
can_parts
- 实现CAN控制器的VHDL源码,与大家分享.
can_rtl_verilog.tar
- can控制器的verilog语言实现 （还要更多的说明语言了吗？我不知道该写什么了）
直流电机控制器
- 直流电机控制器，属于精品vhdl源码，可在eda仿真工具上仿真实现-DC motor controller is excellent VHDL source code can be sown in simulation tools Simulation
CAN协议控制器的Verilog实现
- CAN协议控制器的Verilog实现
Sdram_Control_4Port.Verilog写的sdram的控制器
- 已经验证可用。此代码为Verilog写的sdram的控制器，可以由用户的使用而加载到自己的项目中自行开发。,Have verified that is available. This Verilog code written sdram controller, can be loaded into the user' s use of their own self-developed projects.
CAN_IP.rar
- 这是CAN总线控制器的IP核，源码是由Verilog HDL编写的。其硬件结构与SJA1000类似，满足CAN2.0B协议。,This is a IP core of the CAN bus controller written by the Verilog HDL. whose structure is similar with SJA1000,supporting the protocol of CAN2.0B.
liucengdianti
- 六层电梯控制器:可以基本实现六层电梯控制器的各种功能.-Six-storey elevator controller: You can basically realize the six-storey elevator controller functions.
can.tar
- can控制器IP核，verilog语言描述实现。含测试例-can controller IP core, verilog language described realize. Containing the test cases
canbus
- CAN通信协议的硬件描述语言代码，用于FPGA的总线接口控制器开发-CAN communication protocol of the hardware descr iption language code for the FPGA bus interface controller development
caideng
- 彩灯控制器，彩灯（LED管）能连续发出四种以上不同的显示形式；随着彩灯显示图案的变化，发出不同的音响声。 -Lantern controller, lights (LED tube) can be continuously sent more than four different display forms with the lantern display patterns change, make different audio sound.
Elevator_Controller
- 设计一个多层单轿厢电梯控制器，该控制器可以控制电梯完成9个楼层的载客服务。-Design a multi-single-car elevator controller, the controller can control the elevator to complete nine floors of the passenger service.
can_latest[1].tar
- CAN，全称“Controller Area Network”，即控制器局域网，是国际上应用最广泛的现场总线之一。最初，CAN被设计作为汽车环境中的微控制器通讯，在车载各电子控制装置ECU之间交换信息，形成汽车电子控制网络。比如：发动机管理系统、变速箱控制器、仪表装备、电子主干系统中，均嵌入CAN控制装置。 -CAN, full name of the " Controller Area Network" , the Controller Area Network, is int
design-of-CAN-based-on-VHDL
- 基于Verilog+HDL设计CAN控制器,详细介绍各功能模块的设计。本论文的重点是CAN总线通信控制器的前端设计。即用Verilog HDL语言完成CAN协议的数据链路层的RTL级设计，实现其功能，并且能够在FPGA开发平台Quartos上通过仿真验证，证明其正确性-Verilog+ HDL-based design of CAN controller, detailed design of each functional module. This paper focuses on the C
can-bus
- CAN总线控制器的VERILOG工程文件,很实用，工程是ISE可以打开，也可以只使用工程里面的代码-can bus project with VERILOG
verilog-CAN-Controler
- 使用verilog语言实现的CAN控制器代码。-Use the CAN controller verilog language code.
can_latest.tar
- 基于Verilog的CAN控制器的IP核，可以参考-The CAN controller IP core based on Verilog
CAN
- 包含CAN协议讲解与CAN协议控制器的verilog实现(含有testbench），该实现模仿SJA1000架构，接口完全一致。压缩包中还包含SJA1000的手册与应用指南，非常好的CAN学习资料。-CAN protocol controller implemented in Verilog（contain testbench） & instruction of CAN protocol & datasheet and user manual of SJA1000
CAN-IP
- CAN控制器IP核(可直接在Nios II中使用)-CAN controller IP core (Nios II can be used directly in the middle)
CAN总线，I2C，USB等的FPGA实现源码
- 控制器局域网总线协议的Verilog代码(The Verilog code of the CAN bus protocol)