CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - Chess

搜索资源列表

  1. vgacolor

    0下载:
  2. vga编程。实现3种模式的vga控制,分别产生横彩条,竖彩条,棋格彩条的显示-vga programming. Realization of the three-mode vga control, generate horizontal color of the color of the shaft, and the chess grid color of the show
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.24kb
    • 提供者:张建
  1. VHDL-ysw

    0下载:
  2. 基于CPLD的棋类比赛计时时钟,第一个CNT60实现秒钟计时功能,第二个CNT60实现分钟的计时功能,CTT3完成两小时的计时功能。秒钟计时模块的进位端和开关K1相与提供分钟的计时模块使能,当秒种计时模块计时到59时向分种计时模块进位,同时自己清零。同理分种计时模块到59时向CTT3小时计时模块进位,到1小时59分59秒时,全部清零。同时,开关K1可以在两小时内暂停秒钟计时模块,分钟计时模块和小时计时模块。各模块的VHDL语言描述如下:-CPLD-based time clock chess c
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.65kb
    • 提供者:杨仕伟
  1. VGAfive

    0下载:
  2. 实现VGA显示,并在其中可进行5子棋游戏,基于NIOSII的-Achieve VGA display, and in which the child can be 5, chess games, based on the NIOSII
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:11.31mb
    • 提供者:zhangmeng
  1. FPGA-clock-for-chess

    0下载:
  2. 数字电路课程设计 FPAG的棋类时钟设计 -FPGA clock for chess
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:397.4kb
    • 提供者:张洁文
  1. ChessClock

    0下载:
  2. Example of Chess Clock implementation in ABEL decription language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.42kb
    • 提供者:John
搜珍网 www.dssz.com